| 摘要 | 第1-6页 |
| ABSTRACT | 第6-15页 |
| 第1章 绪论 | 第15-23页 |
| ·论文研究背景及现实意义 | 第15-17页 |
| ·∑△ADC发展历史 | 第17-18页 |
| ·∑△ADC国内外发展现状及存在的问题 | 第18-20页 |
| ·国内外发展现状 | 第18-20页 |
| ·存在的问题 | 第20页 |
| ·论文研究内容和主要贡献 | 第20-21页 |
| ·研究内容 | 第20-21页 |
| ·主要贡献 | 第21页 |
| ·论文组织结构安排 | 第21-23页 |
| 第2章 ∑△ADC的基本原理和设计挑战 | 第23-33页 |
| ·模数转换器的基本原理 | 第23-24页 |
| ·∑△ADC的基本原理 | 第24-30页 |
| ·过采样的原理与作用 | 第25-27页 |
| ·噪声整形技术 | 第27-30页 |
| ·∑△ADC的设计挑战 | 第30-33页 |
| 第3章 ∑△ADC的系统级设计与分析 | 第33-57页 |
| ·基本架构 | 第33-40页 |
| ·单环路单比特∑△调制器 | 第33-36页 |
| ·单环路多比特∑△调制器 | 第36-37页 |
| ·级联(MASH)∑△调制器 | 第37-39页 |
| ·系统小结 | 第39-40页 |
| ·音频∑△ADC的系统框架 | 第40-48页 |
| ·前馈路径的引入 | 第41-44页 |
| ·数字相加方法的提出 | 第44-46页 |
| ·量化器位数和类型的选择 | 第46-48页 |
| ·非理想因素的分析 | 第48-53页 |
| ·时钟抖动的原理 | 第48-49页 |
| ·积分器的噪声 | 第49-50页 |
| ·积分器的非理想因素 | 第50-52页 |
| ·开关非理想的原因 | 第52-53页 |
| ·系统建模及仿真结果 | 第53-57页 |
| 第4章 ∑△ADC的电路级研究与设计 | 第57-91页 |
| ·多比特DAC的设计 | 第58-61页 |
| ·相关双采样结构积分器的设计 | 第61-65页 |
| ·开关电容(Switch-Capacitor)积分器 | 第61-64页 |
| ·相关双采样技术 | 第64-65页 |
| ·基于反相器的双尾电流管的运放设计 | 第65-74页 |
| ·运放性能参数 | 第65-69页 |
| ·基于反相器的双尾电流管的运放设计 | 第69-74页 |
| ·电容加法器的设计 | 第74-77页 |
| ·数据权重平均技术 | 第77-82页 |
| ·数字截断技术以及截断误差消除方法 | 第82-88页 |
| ·电路小结 | 第88-91页 |
| 第5章 版图设计与芯片测试 | 第91-103页 |
| ·版图设计 | 第91-92页 |
| ·布局和布线规则 | 第91-92页 |
| ·优化设计方法 | 第92页 |
| ·调制器版图设计 | 第92-96页 |
| ·DAC的版图设计 | 第92-93页 |
| ·运放的版图设计 | 第93-94页 |
| ·DWA的版图设计 | 第94-95页 |
| ·Truncation的版图设计 | 第95页 |
| ·调制器整体版图 | 第95-96页 |
| ·芯片测试 | 第96-103页 |
| 第6章 总结与展望 | 第103-105页 |
| ·工作总结 | 第103-104页 |
| ·未来展望 | 第104-105页 |
| 参考文献 | 第105-111页 |
| 致谢 | 第111-113页 |
| 在读期间发表的学术论文与研究经历 | 第113页 |