40nm工艺多端口寄存器文件的全定制设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-23页 |
| ·课题研究背景与研究意义 | 第12-14页 |
| ·寄存器文件概述 | 第12-13页 |
| ·研究背景与研究意义 | 第13-14页 |
| ·国内外研究现状 | 第14-20页 |
| ·本文主要内容 | 第20-21页 |
| ·本文组织结构 | 第21-23页 |
| 第二章 寄存器文件总体设计及相关技术 | 第23-31页 |
| ·寄存器文件总体设计 | 第23-26页 |
| ·寄存器文件功能 | 第23-24页 |
| ·设计目标与接口说明 | 第24-25页 |
| ·寄存器文件读写时序 | 第25-26页 |
| ·寄存器文件总体结构 | 第26页 |
| ·全定制设计技术与工艺特性 | 第26-30页 |
| ·全定制设计流程 | 第26-29页 |
| ·全定制设计工具 | 第29页 |
| ·40nm工艺特性 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 寄存器文件电路设计与优化 | 第31-51页 |
| ·译码模块设计 | 第31-37页 |
| ·基本译码电路 | 第32-34页 |
| ·译码电路优化设计 | 第34-36页 |
| ·译码电路模拟结果 | 第36-37页 |
| ·存储阵列设计 | 第37-40页 |
| ·基本存储单元结构 | 第37-38页 |
| ·6 读 5 写存储单元设计 | 第38-40页 |
| ·存储单元模拟结果 | 第40页 |
| ·读出单元设计 | 第40-44页 |
| ·读出电路设计 | 第40-44页 |
| ·读出电路模拟结果 | 第44页 |
| ·内部读写时钟电路设计 | 第44-47页 |
| ·读写时钟电路设计 | 第45-46页 |
| ·读写时钟优化设计 | 第46-47页 |
| ·读写时钟模拟结果 | 第47页 |
| ·寄存器文件电路模拟验证 | 第47-50页 |
| ·基于Nanosim的电路模拟 | 第47-49页 |
| ·寄存器文件模拟结果 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 寄存器文件版图设计与优化 | 第51-66页 |
| ·版图布局规划 | 第51-53页 |
| ·结构化版图设计与规则验证 | 第53-61页 |
| ·各单元版图设计 | 第54-56页 |
| ·各模块版图设计 | 第56-57页 |
| ·整体版图设计 | 第57-58页 |
| ·版图设计规则验证 | 第58-61页 |
| ·版图设计优化 | 第61-63页 |
| ·存储单元版图优化 | 第61页 |
| ·信号驱动优化 | 第61-63页 |
| ·版图寄生参数提取与模拟验证 | 第63-65页 |
| ·版图寄生参数提取 | 第63-64页 |
| ·模拟验证与性能分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 寄存器文件视图提取与可扩展性设计 | 第66-75页 |
| ·寄存器文件视图提取 | 第66-70页 |
| ·功能模型 | 第66-67页 |
| ·物理模型 | 第67-69页 |
| ·时序模型 | 第69-70页 |
| ·寄存器文件可扩展性设计 | 第70-74页 |
| ·字数扩展 | 第71-73页 |
| ·位数扩展 | 第73页 |
| ·实例分析 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 结束语 | 第75-77页 |
| ·课题工作总结 | 第75-76页 |
| ·未来工作展望 | 第76-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
