基于FPGA的千兆以太网控制器的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的背景和意义 | 第7页 |
| ·技术发展概述 | 第7-10页 |
| ·千兆太网技术 | 第7-9页 |
| ·FPGA 技术的发展 | 第9-10页 |
| ·论文组织安排 | 第10-11页 |
| 第二章 系统方案及硬件设计 | 第11-21页 |
| ·系统需求分析 | 第11-12页 |
| ·FPGA 模块设计 | 第12-14页 |
| ·FPGA 的选型 | 第12-13页 |
| ·FPGA 外围电路设计 | 第13-14页 |
| ·网络接口模块设计 | 第14-19页 |
| ·物理层(PHY)芯片 | 第14-15页 |
| ·PHY 与 FPGA 的接口设计 | 第15-18页 |
| ·网络变压器电路 | 第18-19页 |
| ·电源模块电路设计 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 SOPC 系统设计 | 第21-37页 |
| ·Avalon 片上总线 | 第21-27页 |
| ·Avalon-MM 接口 | 第22-24页 |
| ·Avalon-ST 接口 | 第24-27页 |
| ·应用 SOPC Builder 建立片上系统 | 第27-34页 |
| ·SOPC Builder 简介 | 第27-28页 |
| ·NiosⅡ内核设置 | 第28-29页 |
| ·存储器模块配置 | 第29-31页 |
| ·三速以太网 MAC 设计 | 第31-33页 |
| ·SG-DMA 的使用 | 第33-34页 |
| ·SOPC 系统顶层设计 | 第34-36页 |
| ·地址及中断分配 | 第34-35页 |
| ·时钟与复位电路设计 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 系统软件设计 | 第37-51页 |
| ·TCP/IP 协议栈移植 | 第37-41页 |
| ·TCP/IP 协议栈介绍 | 第37-40页 |
| ·基于无操作系统的 LwIP 协议栈移植 | 第40-41页 |
| ·三速以太网驱动开发 | 第41-43页 |
| ·HAL 系统库 | 第41-42页 |
| ·LwIP 的网络管理接口 | 第42-43页 |
| ·基于 UDP 协议的网络编程 | 第43-50页 |
| ·系统主程序设计 | 第43-44页 |
| ·用户数据报文协议(UDP) | 第44-45页 |
| ·UDP 控制块 | 第45-46页 |
| ·UDP 编程接口 | 第46-47页 |
| ·UDP 数据包传输操作 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 系统仿真与测试 | 第51-57页 |
| ·时钟与复位模块测试 | 第51-52页 |
| ·RGMII 接口时序仿真 | 第52-53页 |
| ·实际传输测试 | 第53-55页 |
| ·本章总结 | 第55-57页 |
| 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 在读期科研情况 | 第63-64页 |
