| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-11页 |
| 1 引言 | 第11-15页 |
| ·课题采用的新技术 | 第11-12页 |
| ·课题设计主要内容与任务 | 第12页 |
| ·论文章节安排 | 第12-15页 |
| 2 DDR2及PCI-Express总线介绍 | 第15-35页 |
| ·DDR2介绍 | 第15-24页 |
| ·DDR2的4Bit预读取技术 | 第15-16页 |
| ·DDR2的内部结构 | 第16-17页 |
| ·芯片初始化 | 第17-19页 |
| ·行有效 | 第19-20页 |
| ·列读写 | 第20-22页 |
| ·数据输出/输入 | 第22页 |
| ·突发长度(Burst Length) | 第22-23页 |
| ·预充电 | 第23页 |
| ·刷新 | 第23页 |
| ·OCD、ODT和Post CAS | 第23-24页 |
| ·PCI-Express总线 | 第24-35页 |
| ·I/O总线发展史 | 第25页 |
| ·端到端的数据传递 | 第25-26页 |
| ·PCI-Express的拓扑结构 | 第26-27页 |
| ·PCI-Express总线的层次结构 | 第27-29页 |
| ·TLP的格式 | 第29-31页 |
| ·DLLP的格式 | 第31-32页 |
| ·TLP的路由方式 | 第32-35页 |
| 3 系统分析与FPGA实现 | 第35-61页 |
| ·系统分析 | 第35-43页 |
| ·系统概述 | 第35页 |
| ·系统整体方案 | 第35-42页 |
| ·模块划分 | 第42-43页 |
| ·FPGA实现 | 第43-59页 |
| ·实现平台 | 第43-45页 |
| ·DDR2 SDRAM Controller的实现 | 第45-50页 |
| ·数据源与DDR2数据通信模块 | 第50-51页 |
| ·DDR2与PCI-Express数据通信模块 | 第51-53页 |
| ·PCI-Express Compiler模块实现 | 第53-57页 |
| ·应用逻辑 | 第57-58页 |
| ·整体模块 | 第58-59页 |
| ·小结 | 第59-61页 |
| 4 实验仿真与验证 | 第61-73页 |
| ·子模块功能验证 | 第61-67页 |
| ·数据源子模块 | 第61-62页 |
| ·数据对齐缓存模块 | 第62-63页 |
| ·DDR2读写 | 第63-64页 |
| ·PCI-Express通信模块 | 第64-67页 |
| ·实验结果验证 | 第67-73页 |
| ·资源消耗 | 第68-69页 |
| ·Signaltap Ⅱ验证 | 第69-70页 |
| ·上位机软件验证 | 第70-73页 |
| 5 结论 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 附录A | 第77-103页 |
| 作者简历 | 第103-107页 |
| 学位论文数据集 | 第107页 |