基于PCI总线多DSP通用信号处理卡实现
| 1 绪论 | 第1-12页 |
| ·课题研究背景 | 第7-8页 |
| ·研究工作基础 | 第8-9页 |
| ·研究内容及研究方法 | 第9-11页 |
| ·论文结构安排 | 第11-12页 |
| 2 系统方案设计 | 第12-35页 |
| ·引言 | 第12页 |
| ·多处理器板卡设计 | 第12-16页 |
| ·板卡设计依据 | 第12-13页 |
| ·板卡工作模式 | 第13-16页 |
| ·硬件设计 | 第16-32页 |
| ·实时总线设计 | 第16-17页 |
| ·总线的功能 | 第16-17页 |
| ·PCI总线设计 | 第17页 |
| ·PCI接口控制器设计 | 第17-19页 |
| ·桥接芯片的功能 | 第17-18页 |
| ·PCI9054设计 | 第18-19页 |
| ·板间通信接口FPDP设计 | 第19页 |
| ·可编程逻辑器件设计 | 第19-21页 |
| ·核心数据处理器设计 | 第21-28页 |
| ·DSP与FPGA设计比较 | 第21-22页 |
| ·ADSP-21161的数据处理格式 | 第22-24页 |
| ·ADSP-21161的存储器映射 | 第24-25页 |
| ·ADSP-21161的接口资源 | 第25-26页 |
| ·ADSP-21161的时钟配置 | 第26-27页 |
| ·ADSP-21161的仿真配置 | 第27-28页 |
| ·存储器设计 | 第28-30页 |
| ·处理器扩展外存SDRAM | 第28-29页 |
| ·高速数据交换接口DPRAM | 第29页 |
| ·输入数据缓冲FIFO | 第29-30页 |
| ·系统功耗分析及电源模块设计 | 第30-32页 |
| ·DSP电路板设计 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 3 系统硬件模块调试 | 第35-49页 |
| ·引言 | 第35页 |
| ·多处理器系统调试 | 第35-40页 |
| ·多处理器系统的结构分析 | 第35-37页 |
| ·多处理器系统的总线仲裁 | 第37-39页 |
| ·多处理器系统的链接描述文件 | 第39-40页 |
| ·链路口通信调试 | 第40-41页 |
| ·调试思路 | 第40-41页 |
| ·调试步骤 | 第41页 |
| ·SDRAM模块调试 | 第41-44页 |
| ·调试思路 | 第41-42页 |
| ·调试步骤 | 第42-44页 |
| ·FIFO模块调试 | 第44-47页 |
| ·调试思路 | 第44页 |
| ·调试步骤 | 第44-47页 |
| ·DPRAM模块调试 | 第47-48页 |
| ·调试思路 | 第47页 |
| ·调试步骤 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 4 系统软件程序设计 | 第49-56页 |
| ·引言 | 第49页 |
| ·1K数据FFT联调 | 第49-51页 |
| ·15K数据FFT联调 | 第51页 |
| ·大批量数据传输联调 | 第51-55页 |
| ·整体调试思路 | 第51-52页 |
| ·系统输入原始数据 | 第52-53页 |
| ·VC应用程序设计流程 | 第52页 |
| ·DSP汇编程序设计流程 | 第52-53页 |
| ·系统输出处理结果 | 第53-54页 |
| ·VC应用程序设计流程 | 第53页 |
| ·DSP汇编程序设计流程 | 第53-54页 |
| ·DPRAM用户自定义寄存器设计 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 5 系统性能分析 | 第56-60页 |
| ·引言 | 第56页 |
| ·系统数据吞吐率分析 | 第56-57页 |
| ·系统数据处理能力分析 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
