| 第一章 绪论 | 第1-23页 |
| 1．1 SOC(系统芯片，System-on-a-Chip)是微电子技术发展的必然 | 第13-14页 |
| 1．2 SOC的发展趋势 | 第14-15页 |
| 1．3 SOC的设计流程 | 第15-18页 |
| 1．4 SOC设计的重要意义 | 第18页 |
| 1．5 SOC设计的相关理论及设计中的问题 | 第18-21页 |
| 1．5．1 SOC设计的相关理论与技术 | 第18-20页 |
| 1．5．2 SOC设计中出现的问题 | 第20-21页 |
| 1．6 课题来源、研究目的和论文意义 | 第21-22页 |
| 1．6．1 课题来源 | 第21页 |
| 1．6．2 研究目的 | 第21页 |
| 1．6．3 论文的意义 | 第21-22页 |
| 1．7 论文的结构安排 | 第22-23页 |
| 第二章 基于库与定制相结合的SOC硬件接口综合方法 | 第23-39页 |
| 2．1 接口综合技术的产生与技术背景 | 第23-24页 |
| 2．2 接口综合的概念及其设计流程 | 第24-26页 |
| 2．2．1 接口综合的概念 | 第24-25页 |
| 2．2．2 接口综合的设计流程 | 第25-26页 |
| 2．3 接口综合在平台设计中的重要性 | 第26-27页 |
| 2．4 现有接口综合的方法及比较 | 第27-30页 |
| 2．4．1 现有的几种接口综合方法 | 第27-28页 |
| 2．4．2 方法比较 | 第28-30页 |
| 2．5 基于库与定制相结合的硬件接口综合方法 | 第30-38页 |
| 2．5．1 接口状态机自动生成的方法 | 第31-32页 |
| 2．5．2 状态机与缓冲器的自动结合 | 第32页 |
| 2．5．3 接口电路数据格式的转换 | 第32-33页 |
| 2．5．4 实例 | 第33-38页 |
| 2．5．4．1 两边通信协议简介 | 第34-35页 |
| 2．5．4．2 该接口程序的部分Verilog描述 | 第35-36页 |
| 2．5．4．3 标准接口程序的生成过程 | 第36-37页 |
| 2．5．4．4 仿真验证 | 第37-38页 |
| 2．6 本章小结 | 第38-39页 |
| 第三章 基于HLB总线的SOC平台的RAM、ROM接口设计 | 第39-67页 |
| 3．1 集成电路(IC)设计方法学的发展 | 第39-40页 |
| 3．2 SOC的设计方法 | 第40-43页 |
| 3．2．1 基于模块的设计方法 | 第40-41页 |
| 3．2．2 基于平台的设计方法 | 第41-43页 |
| 3．2．2．1 基于平台设计所依赖的关键技术 | 第41-42页 |
| 3．2．2．2 基于平台的设计步骤 | 第42-43页 |
| 3．2．3 基于平台设计的优点 | 第43页 |
| 3．3 基于HLB总线的8位SOC平台结构及在平台中的RAM、ROM接口设计 | 第43-66页 |
| 3．3．1 HLB系统总线协议介绍 | 第47-51页 |
| 3．3．2 基于HLB总线的SOC平台的RAM接口设计 | 第51-54页 |
| 3．3．2．1 RAM的存储协议 | 第51-53页 |
| 3．3．2．2 RAM接口的实现 | 第53-54页 |
| 3．3．3 基于HLB总线的SOC平台的ROM接口设计 | 第54-66页 |
| 3．3．3．1 ROM存储器的性能和时序介绍 | 第56-60页 |
| 3．3．3．2 ROM接口设计实现 | 第60-66页 |
| 3．4 本章小结 | 第66-67页 |
| 第四章 基于HLB总线验证平台的配置及RAM、ROM接口在验证平台下的仿真 | 第67-77页 |
| 4．1 SOC的验证方法 | 第67-68页 |
| 4．2 SOC验证平台的概念和特点 | 第68页 |
| 4．3 基于HLB总线验证平台的配置 | 第68-72页 |
| 4．3．1 基于HLB总线验证平台的目录配置 | 第68-69页 |
| 4．3．2 该SOV验证平台的几种仿真模式 | 第69-70页 |
| 4．3．3 几种仿真模式的运行方式 | 第70-72页 |
| 4．4 RAM、ROM接口在SOV平台下的仿真 | 第72-76页 |
| 4．4．1 RAM接口在SOV平台下的仿真 | 第72-75页 |
| 4．4．2 ROM接口在SOV平台下的仿真 | 第75-76页 |
| 4．5 本章小结 | 第76-77页 |
| 第五章 总结和展望 | 第77-78页 |
| 5．1 总结 | 第77页 |
| 5．2 展望 | 第77-78页 |
| 参考文献 | 第78-83页 |
