| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·引言 | 第8页 |
| ·GMC-TDD-xDMA 传输技术简介 | 第8-9页 |
| ·GMC-TDD-xDMA DEMO 系统简介 | 第9页 |
| ·论文的主要内容及结构 | 第9-12页 |
| 第二章 数字通信系统中的同步技术 | 第12-22页 |
| ·数字通信系统的基本组成部分 | 第12页 |
| ·数字通信系统中的同步 | 第12-18页 |
| ·基于插值的定时恢复 | 第18-22页 |
| 第三章 GMC-TDD-xDMA 系统的定时同步过程 | 第22-30页 |
| ·空中接口的物理层简介 | 第22-24页 |
| ·帧和时隙结构 | 第22-23页 |
| ·同步信道 | 第23-24页 |
| ·同步过程 | 第24-30页 |
| ·同步的建立 | 第24-26页 |
| ·下行同步建立 | 第25页 |
| ·系统信息读取 | 第25页 |
| ·随机接入与上行同步建立 | 第25-26页 |
| ·寻呼消息的读取及MT 发射定时的调整 | 第26页 |
| ·同步的维持 | 第26-30页 |
| ·AP 端负责的部分 | 第27页 |
| ·MT 端负责的部分 | 第27页 |
| ·系统信息读取 | 第27页 |
| ·PCH 信息的读取和MT 定时的调整 | 第27页 |
| ·MT发射定时的微调 | 第27-28页 |
| ·失步处理 | 第28-30页 |
| 第四章 GMC-TDD-xDMA 系统下行链路的定时同步算法 | 第30-40页 |
| ·概述 | 第30页 |
| ·系统下行链路定时同步算法 | 第30-36页 |
| ·下行链路定时同步算法描述 | 第30-36页 |
| ·下行链路定时同步算法的实现步骤 | 第36页 |
| ·频率偏差对捕获性能的影响 | 第36-40页 |
| 第五章 GMC-TDD-xDMA 系统下行同步的硬件实现 | 第40-66页 |
| ·Xilinx FPGAVirtex-II 简介 | 第40-41页 |
| ·概述 | 第40页 |
| ·Xilinx Virtex-II 产品介绍 | 第40-41页 |
| ·FPGA 的设计原则 | 第41-42页 |
| ·下行链路定时同步的FPGA 实现 | 第42-63页 |
| ·定时同步与系统其它模块的关系 | 第43-45页 |
| ·定时同步模块的总体结构 | 第45-46页 |
| ·子模块的设计 | 第46-63页 |
| ·输入缓存器模块 | 第46-48页 |
| ·匹配滤波器模块 | 第48-51页 |
| ·插值器I 模块 | 第51-53页 |
| ·多天线非相干合并模块 | 第53-54页 |
| ·多径能量窗模块 | 第54-55页 |
| ·峰值搜索和判决模块 | 第55-57页 |
| ·定时跟踪 | 第57-60页 |
| ·插值器II 模块 | 第60-61页 |
| ·同步数据输出模块 | 第61-63页 |
| ·FPGA 实现结果 | 第63页 |
| ·硬件调试 | 第63-66页 |
| ·基于整个系统的板级联调 | 第63-66页 |
| 第六章 论文总结 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-71页 |
