GPIB控制器芯片的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引 言 | 第8-11页 |
| ·课题的背景及意义 | 第8-9页 |
| ·GPIB简介 | 第8页 |
| ·GPIB控制器 | 第8-9页 |
| ·GPIB控制器芯片的现状及课题意义 | 第9页 |
| ·课题所完成的工作 | 第9页 |
| ·实现的功能 | 第9-11页 |
| 第二章 GPIB控制器芯片的设计思想 | 第11-18页 |
| ·方案选取 | 第11-12页 |
| ·基于CPLD的逻辑电路设计方法 | 第12-14页 |
| ·数字系统结构 | 第12-13页 |
| ·设计流程 | 第13页 |
| ·数字系统设计 | 第13-14页 |
| ·Verilog HDL 硬件描述语言 | 第14-15页 |
| ·总体设计概述 | 第15-16页 |
| ·课题开发环境 | 第16-18页 |
| 第三章 GPIB控制器状态机设计 | 第18-50页 |
| ·系统分解 | 第18页 |
| ·状态机简介 | 第18-20页 |
| ·接口功能实现 | 第20-48页 |
| ·子接口的选取 | 第20-21页 |
| ·源方挂钩接口功能 | 第21-27页 |
| ·受方挂钩接口功能 | 第27-30页 |
| ·讲者接口功能 | 第30-33页 |
| ·听接口功能 | 第33-35页 |
| ·控者接口功能 | 第35-42页 |
| ·服务请求接口功能 | 第42-44页 |
| ·器件清除接口功能 | 第44-45页 |
| ·器件触发接口功能 | 第45页 |
| ·远地/本地接口功能 | 第45-46页 |
| ·并行查询接口功能 | 第46-48页 |
| ·接口功能实现 | 第48-50页 |
| 第四章 数据通路设计 | 第50-62页 |
| ·内部寄存器设计 | 第50-56页 |
| ·中断屏蔽寄存器0和中断状态寄存器 | 第50-52页 |
| ·中断屏蔽寄存器1和中断状态寄存器 | 第52-53页 |
| ·地址状态寄存器 | 第53-54页 |
| ·总线状态寄存器 | 第54页 |
| ·地址寄存器 | 第54-55页 |
| ·数据输入寄存器 | 第55页 |
| ·命令/数据输出寄存器 | 第55-56页 |
| ·其他寄存器 | 第56页 |
| ·辅助命令寄存器 | 第56-59页 |
| ·多线消息译码电路设计 | 第59-60页 |
| ·微处理器接口电路设计 | 第60-62页 |
| 第五章 GPIB控制器芯片的实现 | 第62-65页 |
| ·GPIB控制器芯片的系统搭接 | 第62页 |
| ·CPLD资源分配 | 第62-63页 |
| ·GPIB控制器芯片的实现 | 第63页 |
| ·GPIB控制器工程应用 | 第63-64页 |
| ·GPIB控制器芯片特性 | 第64-65页 |
| 第六章 测 试 | 第65-68页 |
| ·JTAG测试原理 | 第65-66页 |
| ·芯片测试 | 第66-68页 |
| 第七章 总 结 | 第68-69页 |
| 参考文献 | 第69-70页 |
| 致 谢 | 第70-71页 |
| 个人简历及研究成果 | 第71页 |
