Ku波段数模混合结构频率合成器关键技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究的目的与意义 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 论文的章节结构 | 第19-21页 |
| 第二章 锁相环频率综合器概述与研究 | 第21-33页 |
| 2.1 锁相环频率综合器结构简介 | 第21-23页 |
| 2.1.1 模拟锁相环 | 第21-22页 |
| 2.1.2 全数字锁相环 | 第22-23页 |
| 2.1.3 模拟锁相环与全数字锁相环的比较 | 第23页 |
| 2.2 本文数模混合锁相环整体结构 | 第23-25页 |
| 2.3 锁相环相位模型 | 第25-28页 |
| 2.4 主要性能指标 | 第28-31页 |
| 2.4.1 相位噪声 | 第28-30页 |
| 2.4.2 杂散 | 第30页 |
| 2.4.3 频率调谐范围 | 第30页 |
| 2.4.4 锁定时间 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 锁相环中TDC的研究 | 第33-51页 |
| 3.1 TDC的分类 | 第33-37页 |
| 3.1.1 计数器型TDC | 第33-34页 |
| 3.1.2 延时链型TDC | 第34-35页 |
| 3.1.3 游标延迟链型TDC | 第35-36页 |
| 3.1.4 层次化型TDC | 第36-37页 |
| 3.2 TDC的基本性能指标 | 第37-39页 |
| 3.2.1 静态指标 | 第37-38页 |
| 3.2.2 动态指标 | 第38-39页 |
| 3.3 基于注入锁定环振的TDC的研究 | 第39-45页 |
| 3.3.1 频率锁定范围 | 第39-42页 |
| 3.3.2 注入锁定对非线性误差的影响 | 第42-43页 |
| 3.3.3 注入锁定对相位噪声的影响 | 第43-45页 |
| 3.4 基于环振注入锁定的TDC的实现 | 第45-49页 |
| 3.5 本章小结 | 第49-51页 |
| 第四章 锁相环其他模块的研究 | 第51-71页 |
| 4.1 DCO的研究 | 第51-64页 |
| 4.1.1 DCO的原理与相位噪声 | 第51-55页 |
| 4.1.2 Δ∑调制器 | 第55-58页 |
| 4.1.3 数模转换模块 | 第58-60页 |
| 4.1.4 DCO的实现与仿真 | 第60-64页 |
| 4.2 高速计数器 | 第64-65页 |
| 4.3 数字环路滤波器 | 第65-68页 |
| 4.3.1 IIR滤波器 | 第65-66页 |
| 4.3.2 环路滤波器 | 第66-68页 |
| 4.4 分频器 | 第68-70页 |
| 4.5 本章小结 | 第70-71页 |
| 第五章 锁相环的设计流程及仿真 | 第71-79页 |
| 5.1 数字IC设计流程 | 第71-73页 |
| 5.1.1 前端设计流程 | 第71-72页 |
| 5.1.2 后端设计流程 | 第72-73页 |
| 5.2 锁相环版图 | 第73-74页 |
| 5.3 锁相环系统仿真及验证 | 第74-77页 |
| 5.3.1 DCO的后仿真验证 | 第74-75页 |
| 5.3.2 系统仿真 | 第75-76页 |
| 5.3.3 相位噪声与功耗仿真 | 第76-77页 |
| 5.4 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79-80页 |
| 6.2 展望 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87页 |
