| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 国内外现状 | 第8-10页 |
| 1.3 论文内容及章节安排 | 第10-13页 |
| 第二章 可编程门阵列 FPGA 及其支持软件介绍 | 第13-23页 |
| 2.1 可编程门阵列 FPGA 概述 | 第13-19页 |
| 2.1.1 FPGA 概述 | 第13页 |
| 2.1.2 FPGA 的基本结构 | 第13-16页 |
| 2.1.3 基于 LUT 结构的 FPGA | 第16-18页 |
| 2.1.4 FPGA 的特点和功能 | 第18-19页 |
| 2.2 FPGA 的 EDA 软件开发流程 | 第19-20页 |
| 2.3 本章小结 | 第20-23页 |
| 第三章 FPGA 的技术映射 | 第23-29页 |
| 3.1 技术映射问题描述 | 第23-24页 |
| 3.2 技术映射的理论设计流程 | 第24-26页 |
| 3.3 技术映射的具体实现方法 | 第26-27页 |
| 3.4 基于 LUT 结构的 FPGA 技术映射的特点 | 第27-28页 |
| 3.5 本章小结 | 第28-29页 |
| 第四章 基于最小化 Local ROBDD 的逻辑优化算法 | 第29-47页 |
| 4.1 布尔网络及其表现形式 | 第29-30页 |
| 4.2 最简有序二分决策图 ROBDD | 第30-32页 |
| 4.2.1 二分决策图 BDD 的定义与构造 | 第30-31页 |
| 4.2.2 最简有序二分决策图 ROBDD 的有序化与化简 | 第31-32页 |
| 4.3 ROBDD 的域操作 | 第32-38页 |
| 4.3.1 算数域操作 | 第33-35页 |
| 4.3.2 布尔域操作 | 第35-38页 |
| 4.4 实现基础 | 第38-40页 |
| 4.4.1 Global ROBDD 与 Local ROBDD | 第38-39页 |
| 4.4.2 数据结构定义 | 第39-40页 |
| 4.5 基于最小化 Local ROBDD 的逻辑优化算法实现 | 第40-44页 |
| 4.5.1 算法概述 | 第40-42页 |
| 4.5.2 算法的具体实现 | 第42-44页 |
| 4.6 实验 | 第44-45页 |
| 4.7 本章小结 | 第45-47页 |
| 第五章 基于面积和延迟的结构优化算法 | 第47-61页 |
| 5.1 基本概念 | 第47-49页 |
| 5.2 技术映射中结构优化的优化目标 | 第49-50页 |
| 5.3 经典延迟优化算法 FlowMap 的简介 | 第50-52页 |
| 5.4 基于面积和延迟的结构优化算法实现 | 第52-59页 |
| 5.4.1 算法概述 | 第52-54页 |
| 5.4.2 节点标记 | 第54-57页 |
| 5.4.3 K- LUT 覆盖 | 第57-58页 |
| 5.4.4 进一步面积优化 | 第58-59页 |
| 5.5 实验 | 第59-60页 |
| 5.6 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
