基于DSP和FPGA的视频压缩系统的设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题研究的应用背景 | 第7-8页 |
| 1.2 课题研究的意义与设计目标 | 第8-9页 |
| 1.3 视频压缩的国内外研究现状 | 第9-10页 |
| 1.4 本文主要工作和结构安排 | 第10-11页 |
| 第二章 系统的总体设计 | 第11-21页 |
| 2.1 系统需求分析 | 第11-12页 |
| 2.1.1 系统功能设计要求 | 第11页 |
| 2.1.2 系统性能设计要求 | 第11-12页 |
| 2.2 系统方案设计 | 第12-15页 |
| 2.2.1 系统各模块组成框图 | 第12-14页 |
| 2.2.2 系统方案框图及说明 | 第14-15页 |
| 2.3 主要器件选型及理由 | 第15-20页 |
| 2.3.1 DSP 选型 | 第15-16页 |
| 2.3.2 FPGA 选型 | 第16-17页 |
| 2.3.3 音视频编解码芯片选型 | 第17-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 系统的硬件设计 | 第21-35页 |
| 3.1 系统电源的设计 | 第21-24页 |
| 3.2 系统时钟电路的设计 | 第24-26页 |
| 3.3 系统复位电路的设计 | 第26-27页 |
| 3.4 视频压缩模块设计 | 第27-31页 |
| 3.4.1 DSP 外部存储设计 | 第27-28页 |
| 3.4.2 DDR3 设计 | 第28-30页 |
| 3.4.3 DSP JTAG 接口设计 | 第30-31页 |
| 3.4.4 DSP 外部控制电路设计 | 第31页 |
| 3.5 FPGA 电路的设计 | 第31-32页 |
| 3.6 音视频输入模块设计 | 第32-34页 |
| 3.6.1 视频输入模块设计 | 第32-34页 |
| 3.6.2 音频输入模块设计 | 第34页 |
| 3.7 本章小结 | 第34-35页 |
| 第四章 系统的软件设计 | 第35-43页 |
| 4.1 H.264/AVC 标准简介 | 第35-37页 |
| 4.2 H.264 代码移植与优化 | 第37-41页 |
| 4.2.1 代码开发流程 | 第37-38页 |
| 4.2.2 代码移植和优化 | 第38-41页 |
| 4.3 本章小结 | 第41-43页 |
| 第五章 系统的测试、仿真与功能验证 | 第43-51页 |
| 5.1 系统的主板硬件测试 | 第43-45页 |
| 5.1.1 测试环境 | 第43-44页 |
| 5.1.2 电源测试 | 第44页 |
| 5.1.3 时钟信号测试 | 第44-45页 |
| 5.1.4 系统功耗测试 | 第45页 |
| 5.2 系统的逻辑仿真 | 第45-49页 |
| 5.2.1 仿真环境介绍 | 第46-47页 |
| 5.2.2 逻辑仿真 | 第47-49页 |
| 5.3 系统的功能验证 | 第49-50页 |
| 5.4 本章小结 | 第50-51页 |
| 第六章 结束语 | 第51-53页 |
| 6.1 论文完成的工作 | 第51页 |
| 6.2 工作展望 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 攻读硕士学位期间发表的论文 | 第59-60页 |
