基于eMMC的硬件电路设计及模型验证
摘要 | 第5-6页 |
ABSTRACT | 第6页 |
第1章 绪论 | 第10-14页 |
1.1 课题研究的背景与研究意义 | 第10-11页 |
1.2 国内外研究现状 | 第11-12页 |
1.2.1 数据存储常用的介质 | 第11页 |
1.2.2 eMMC协议的发展和现状 | 第11-12页 |
1.3 论文的主要内容和章节安排 | 第12-14页 |
第2章 eMMC协议分析 | 第14-31页 |
2.1 eMMC设备和系统 | 第14-16页 |
2.1.1 eMMC系统概述 | 第14-15页 |
2.1.2 eMMC设备和总线 | 第15-16页 |
2.2 eMMC设备的内部寄存器 | 第16-19页 |
2.2.1 设备识别寄存器 | 第16-17页 |
2.2.2 相对地址寄存器 | 第17页 |
2.2.3 驱动等级寄存器 | 第17页 |
2.2.4 专用数据寄存器 | 第17-18页 |
2.2.5 操作状态寄存器 | 第18-19页 |
2.2.6 扩展数据寄存器 | 第19页 |
2.3 eMMC设备的工作模式 | 第19-24页 |
2.3.1 引导操作模式 | 第20-21页 |
2.3.2 设备识别模式 | 第21-22页 |
2.3.3 中断传输模式 | 第22-23页 |
2.3.4 数据传输模式 | 第23-24页 |
2.3.5 非活动状态 | 第24页 |
2.4 eMMC命令与应答 | 第24-26页 |
2.4.1 命令与应答 | 第24-26页 |
2.4.2 时序 | 第26页 |
2.5 eMMC的数据发送和读取 | 第26-30页 |
2.5.1 传输格式 | 第26-27页 |
2.5.2 数据的读取 | 第27-28页 |
2.5.3 数据的写 | 第28-30页 |
2.6 CRC校验 | 第30页 |
2.6.1 校验两种方法 | 第30页 |
2.7 本章总结 | 第30-31页 |
第3章 系统硬件电路设计 | 第31-45页 |
3.1 功能总介绍 | 第31-32页 |
3.1.1 支持主机访问 | 第31页 |
3.1.2 提供3种数据总线宽度 | 第31页 |
3.1.3 可配置时钟 | 第31页 |
3.1.4 支持多种设备通信 | 第31页 |
3.1.5 错误校验 | 第31-32页 |
3.1.6 中断功能 | 第32页 |
3.2 系统级设计 | 第32-33页 |
3.2.1 控制器的系统结构图 | 第32页 |
3.2.2 总线接口模块 | 第32页 |
3.2.3 中断控制模块 | 第32页 |
3.2.4 系统信号模块 | 第32页 |
3.2.5 数据RAM接口模块 | 第32-33页 |
3.2.6 PAD接口模块 | 第33页 |
3.3 模块级设计 | 第33-44页 |
3.3.1 命令和数据总状态机 | 第33-34页 |
3.3.2 命令发送响应状态机设计 | 第34-37页 |
3.3.3 数据的发送状态机设计 | 第37-40页 |
3.3.4 数据的接收状态机设计 | 第40-41页 |
3.3.5 时钟及复位控制的设计 | 第41页 |
3.3.6 CRC校验的设计 | 第41-42页 |
3.3.7 中断请求的设计 | 第42页 |
3.3.8 PAD的设计 | 第42-43页 |
3.3.9 RAM接口的设计 | 第43-44页 |
3.4 本章总结 | 第44-45页 |
第4章 硬件电路验证 | 第45-57页 |
4.1 UVM验证平台 | 第45页 |
4.2 验证策略 | 第45-46页 |
4.3 验证方案架构 | 第46-48页 |
4.4 验证仿真工具 | 第48-49页 |
4.5 测试用例及仿真 | 第49-55页 |
4.5.1 冒烟测试 | 第49-50页 |
4.5.2 读写功能测试 | 第50-52页 |
4.5.3 CRC校验测试 | 第52-53页 |
4.5.4 命令发送和接收测试 | 第53-54页 |
4.5.5 错误检查测试 | 第54-55页 |
4.6 FPGA验证 | 第55-56页 |
4.7 应用的产品 | 第56页 |
4.8 本章总结 | 第56-57页 |
第5章 总结和展望 | 第57-58页 |
5.1 总结 | 第57页 |
5.2 展望 | 第57-58页 |
致谢 | 第58-59页 |
参考文献 | 第59-62页 |
附录 | 第62页 |