基于PCIe的高速接口设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 课题研究意义 | 第15页 |
| 1.2 PCIe的发展历史和背景 | 第15-17页 |
| 1.3 PCIe的技术优势 | 第17页 |
| 1.4 PCIe的发展前景 | 第17-19页 |
| 1.5 本论文研究内容 | 第19-21页 |
| 第二章 PCIe系统体系结构 | 第21-27页 |
| 2.1 PCIe简介 | 第21页 |
| 2.2 PCIe链路 | 第21-22页 |
| 2.3 PCIe拓扑结构 | 第22-24页 |
| 2.4 PCIe系统模块结构 | 第24-25页 |
| 2.5 本章小结 | 第25-27页 |
| 第三章 PCIe高速接口设计 | 第27-47页 |
| 3.1 设计概述 | 第27-32页 |
| 3.1.1 接口设计概述 | 第27-29页 |
| 3.1.2 PCIe核功能描述 | 第29-32页 |
| 3.2 DMA模块设计 | 第32-35页 |
| 3.2.1 DMA模块顶层设计 | 第32-33页 |
| 3.2.2 DMA控制寄存器模块设计 | 第33-34页 |
| 3.2.3 DMA写引擎设计 | 第34页 |
| 3.2.4 DMA读引擎设计 | 第34-35页 |
| 3.2.5 DMA状态机设计 | 第35页 |
| 3.3 用户逻辑模块设计 | 第35-39页 |
| 3.3.1 用户逻辑模块顶层设计 | 第36-37页 |
| 3.3.2 管理寄存器模块设计 | 第37-38页 |
| 3.3.3 PLB至PCIe模块设计 | 第38-39页 |
| 3.3.4 PCIe至PLB模块设计 | 第39页 |
| 3.4 PLB接口模块设计 | 第39-45页 |
| 3.4.1 PLB接口模块顶层设计 | 第40-41页 |
| 3.4.2 主逻辑模块设计 | 第41-42页 |
| 3.4.3 从逻辑模块设计 | 第42-45页 |
| 3.5 本章小结 | 第45-47页 |
| 第四章 PCIe高速接口验证 | 第47-67页 |
| 4.1 验证方法及验证流程 | 第47-50页 |
| 4.1.1 功能验证介绍 | 第47-48页 |
| 4.1.2 软硬件协同验证 | 第48页 |
| 4.1.3 验证流程 | 第48-49页 |
| 4.1.4 模块级测试平台 | 第49页 |
| 4.1.5 验证项规划 | 第49-50页 |
| 4.2 PLB功能模型 | 第50-53页 |
| 4.3 验证结果分析 | 第53-65页 |
| 4.3.1 管理寄存器验证 | 第53-57页 |
| 4.3.2 配置寄存器验证 | 第57-59页 |
| 4.3.3 DMA验证 | 第59-61页 |
| 4.3.4 BAR空间访问验证 | 第61-62页 |
| 4.3.5 地址转换和同步处理 | 第62-65页 |
| 4.3.6 验证结果总结 | 第65页 |
| 4.4 硬件应用验证 | 第65-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-73页 |
| 作者简介 | 第73-74页 |
