| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| ·选题背景 | 第14页 |
| ·PowerPC的研究现状 | 第14-15页 |
| ·Cache的研究意义 | 第15-16页 |
| ·本文的研究目的和内容安排 | 第16-18页 |
| 第二章 PowerPC体系结构和Cache概述 | 第18-32页 |
| ·PowerPC体系结构的基本特性 | 第18-19页 |
| ·Cache所处的层次及评价标准 | 第19-22页 |
| ·PowerPC架构处理器的结构和Cache所处的位置 | 第19-21页 |
| ·处理器的流水线结构 | 第21-22页 |
| ·Cache的评价标准 | 第22页 |
| ·Cache概述 | 第22-31页 |
| ·Cache的基本原理 | 第22-24页 |
| ·Cache的映射机制 | 第24-27页 |
| ·Cache的查找策略 | 第27-28页 |
| ·Cache的替换算法 | 第28页 |
| ·Cache容量和Cache行长 | 第28页 |
| ·Cache的主存一致性机制 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 Cache的电路设计 | 第32-60页 |
| ·Cache的设计方案 | 第32-37页 |
| ·映射方式的相连度对性能的影响 | 第32-33页 |
| ·替换算法对性能的影响 | 第33-35页 |
| ·容量和Cache行长度对性能的影响 | 第35-36页 |
| ·其它相关技术 | 第36-37页 |
| ·Cache的设计方案 | 第37页 |
| ·Cache的电路设计 | 第37-58页 |
| ·Status模块 | 第38-40页 |
| ·Data模块和SRAM存储单元 | 第40-44页 |
| ·Cache的译码电路 | 第44-46页 |
| ·Tag模块 | 第46-49页 |
| ·Cache中Tag SRAM和Data SRAM的读写顺序 | 第49-50页 |
| ·灵敏放大电路 | 第50-57页 |
| ·自定时电路 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第四章 Cache电路的验证分析 | 第60-76页 |
| ·Cache验证概述 | 第60-62页 |
| ·Cache基本指令的验证与结果分析 | 第62-68页 |
| ·MMU的属性配置 | 第62-65页 |
| ·Cache被配置写回属性时读操作的验证 | 第65-67页 |
| ·Cache被配置为写回属性时写操作的验证 | 第67-68页 |
| ·Cache特殊指令的功能验证与结果分析 | 第68-72页 |
| ·DCache块清零指令(dcbz) | 第68-69页 |
| ·DCache块接触指令(dcbt) | 第69-70页 |
| ·DCache块刷新指令(dcbf) | 第70页 |
| ·DCache块无效指令(dcbi) | 第70-72页 |
| ·DCache块存储指令(dcbst) | 第72页 |
| ·ICache和DCache的缓存锁定功能验证与结果分析 | 第72-74页 |
| ·指令高速缓存锁定(ILOCK) | 第73-74页 |
| ·数据高速缓存锁定(DLOCK) | 第74页 |
| ·本章小结 | 第74-76页 |
| 第五章 总结和展望 | 第76-78页 |
| ·总结 | 第76页 |
| ·展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84页 |
