| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 概述 | 第8-10页 |
| ·背景及研究动机 | 第8页 |
| ·论文组织 | 第8-10页 |
| 第二章 复接器系统设计 | 第10-14页 |
| ·光纤通信系统中的复接器 | 第10-12页 |
| ·复接器系统结构 | 第12-14页 |
| 第三章 并串转换单元 | 第14-26页 |
| ·并串转换单元的结构与原理 | 第14-16页 |
| ·串行结构 | 第14-15页 |
| ·并行结构 | 第15-16页 |
| ·树型结构 | 第16页 |
| ·并串转换单元的设计 | 第16-20页 |
| ·半速率高速2:1 并串转换单元 | 第16-17页 |
| ·16:1 并串转换单元 | 第17-18页 |
| ·电路设计 | 第18-20页 |
| ·数据重定时 | 第20-24页 |
| ·SCFL 锁存器及D 触发器 | 第21-22页 |
| ·重定时电路中的建立、保持时间关系 | 第22页 |
| ·时钟相位选择电路 | 第22-24页 |
| ·接口电路 | 第24-26页 |
| ·输入接口 | 第24页 |
| ·高速信号输出接口 | 第24-26页 |
| 第四章 时钟倍频单元 | 第26-56页 |
| ·抖动与相位噪声 | 第26-31页 |
| ·相位功率谱密度，S_φ( f )和P_φ( f ) | 第26-27页 |
| ·电压功率谱密度，S_v( f )和P_v( f ) | 第27页 |
| ·单边带归一化相位噪声，L( Δf ) | 第27-28页 |
| ·抖动的几种定义 | 第28-29页 |
| ·S_φ( f )，S_v( f )和L( Δf )之间的关系 | 第29-30页 |
| ·相位噪声和抖动之间的关系 | 第30-31页 |
| ·倍频方案的选择 | 第31-33页 |
| ·锁相环 | 第31-32页 |
| ·延迟锁相环 | 第32-33页 |
| ·直接数字合成 | 第33页 |
| ·锁相环环路设计 | 第33-36页 |
| ·电荷泵锁相环的线性模型 | 第34页 |
| ·环路特性参数的确定 | 第34-36页 |
| ·鉴频鉴相器 | 第36-40页 |
| ·模拟鉴相器 | 第36-37页 |
| ·数字鉴相器 | 第37-38页 |
| ·鉴频鉴相器 | 第38-39页 |
| ·电路设计 | 第39-40页 |
| ·电荷泵及环路滤波器 | 第40-44页 |
| ·电荷泵的原理及其非理想特性 | 第40-42页 |
| ·电路设计 | 第42-44页 |
| ·压控振荡器（VCO） | 第44-49页 |
| ·压控振荡器的结构选择 | 第44-46页 |
| ·低噪声环形压控振荡器的设计 | 第46-47页 |
| ·电路设计 | 第47-49页 |
| ·分频器 | 第49-51页 |
| ·半静态结构分频器 | 第49-50页 |
| ·SCFL 结构分频器 | 第50-51页 |
| ·锁相环的相位噪声特性 | 第51-56页 |
| ·单元模块的相位噪声模型 | 第51-53页 |
| ·锁相环的噪声传递函数 | 第53-56页 |
| 第五章 版图设计 | 第56-64页 |
| ·数模混合系统的版图设计 | 第56-61页 |
| ·噪声及干扰的来源 | 第56-58页 |
| ·减少干扰的具体方法 | 第58-61页 |
| ·单片集成复接器版图设计 | 第61页 |
| ·在晶圆测试的考虑 | 第61-62页 |
| ·复接器芯片接口及参数 | 第62-64页 |
| 第六章 仿真结果 | 第64-74页 |
| ·16:1 复接器的瞬态仿真结果 | 第64-68页 |
| ·16:1 并串转换单元 | 第64-65页 |
| ·时钟倍频单元 | 第65-67页 |
| ·16:1 复接器 | 第67-68页 |
| ·非线性锁相环行为级模型的仿真结果 | 第68-70页 |
| ·单元模块的行为级模型 | 第68-69页 |
| ·行为级系统仿真 | 第69-70页 |
| ·锁相环相位噪声仿真结果 | 第70-74页 |
| ·单元模块的相位噪声 | 第70-71页 |
| ·由锁相环线性模型得到的相位噪声 | 第71-74页 |
| 第七章 测试结果与分析 | 第74-80页 |
| ·测试方案 | 第74页 |
| ·测试结果与分析 | 第74-78页 |
| ·时钟倍频单元 | 第75-76页 |
| ·16:1 复接器 | 第76-78页 |
| ·测试总结 | 第78-80页 |
| 第八章 总结 | 第80-82页 |
| 附录：芯片的ESD 保护 | 第82-86页 |
| 一、ESD 保护的原理 | 第82-83页 |
| 二、试验电路的ESD 保护结构 | 第83-84页 |
| 三、测试结果与分析 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-88页 |
