网络处理器中帧处理技术研究
| 1 绪论 | 第1-16页 |
| 1．1 网络处理器研究目的 | 第8-10页 |
| 1．2 国内外研究现状及发展趋势 | 第10-13页 |
| 1．3 研究项目的内容简介 | 第13-15页 |
| 1．4 网络处理器论文的工作和编排 | 第15-16页 |
| 2 帧处理 | 第16-23页 |
| 2．1 地址查找和帧转发 | 第16-17页 |
| 2．2 帧检错和纠错 | 第17页 |
| 2．3 分片，分段和重组 | 第17-18页 |
| 2．4 帧和协议多路分解 | 第18页 |
| 2．5 帧分类(静态分类和动态分类) | 第18-19页 |
| 2．6 排队和帧丢弃 | 第19-21页 |
| 2．7 帧丢弃 | 第21页 |
| 2．8 调度和分时 | 第21页 |
| 2．9 安全：认证和保密 | 第21-22页 |
| 2．10 流量测量和控制 | 第22页 |
| 2．11 流量整形 | 第22-23页 |
| 3 网络系统与处理器技术 | 第23-32页 |
| 3．1 网络系统技术概述 | 第23-25页 |
| 3．2 网络处理器技术概述 | 第25页 |
| 3．3 NP4GX处理器体系结构 | 第25-32页 |
| 3．3．1 NP4GX网络系统结构 | 第29-32页 |
| 4 NP4GX中信元 | 第32-40页 |
| 4．1 NP4GX中信元头说明 | 第32-36页 |
| 4．2 NP4GX中帧头说明 | 第36-40页 |
| 5 NP4GX中EEDS的帧处理 | 第40-76页 |
| 5．1 EEDS的整体性能 | 第40-41页 |
| 5．2 EEDS结构概述 | 第41-47页 |
| 5．3 数据存储设各及存储格式 | 第47-53页 |
| 5．4 帧分片重组 | 第53-56页 |
| 5．5 流控制和管理 | 第56-62页 |
| 5．6 流量管理和流量整形 | 第62-65页 |
| 5．7 排队策略 | 第65-68页 |
| 5．8 帧校验和纠错 | 第68-74页 |
| 5．9 内存复用方法 | 第74-76页 |
| 6 论文的主要成果 | 第76-77页 |
| 参考文献 | 第77-78页 |
| 致谢 | 第78页 |
