基于TMS320DM642的多目标检测系统的硬件设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 绪论 | 第8-14页 |
| ·课题背景及意义 | 第8-9页 |
| ·国内外研究现状 | 第9-12页 |
| ·论文的结构安排 | 第12-14页 |
| 2 设计需求分析 | 第14-20页 |
| ·主要任务 | 第14页 |
| ·输入输出接口 | 第14页 |
| ·输入信号动态范围 | 第14页 |
| ·软件对硬件处理能力的要求 | 第14-15页 |
| ·数据和程序存储量 | 第15页 |
| ·实时检测计算量 | 第15页 |
| ·数据关联和跟踪的运算量 | 第15页 |
| ·模拟视频信号 | 第15-16页 |
| ·数字视频信号 | 第16-19页 |
| ·数字视频的采样格式 | 第17-18页 |
| ·数字视频标准 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 3 系统硬件设计 | 第20-51页 |
| ·系统总体结构 | 第20-21页 |
| ·视频采集单元 | 第21-23页 |
| ·CCD 摄像头 | 第21页 |
| ·视频解码芯片SAA7115HL | 第21-22页 |
| ·视频解码电路 | 第22-23页 |
| ·DSP 处理系统 | 第23-35页 |
| ·TMS320DM642GDK 特点 | 第23-24页 |
| ·TMS32DM642 的结构概述 | 第24-27页 |
| ·DSP 视频接口电路 | 第27-28页 |
| ·EMIF 接口电路 | 第28-29页 |
| ·串口通信电路 | 第29-30页 |
| ·JTAG 接口电路 | 第30-31页 |
| ·时钟电路 | 第31-32页 |
| ·复位电路 | 第32页 |
| ·I~2C 接口电路 | 第32-33页 |
| ·DSP 的配置 | 第33-35页 |
| ·FPGA 逻辑处理系统 | 第35-45页 |
| ·XC2S300E-7PQ208C 芯片特点 | 第35页 |
| ·XC2S300E-7PQ208C 概述 | 第35-36页 |
| ·逻辑控制电路 | 第36-37页 |
| ·FPGA 的配置 | 第37-45页 |
| ·视频编码单元 | 第45-47页 |
| ·SAA7105H 视频芯片介绍 | 第45-46页 |
| ·视频编码电路 | 第46-47页 |
| ·电源电路 | 第47-48页 |
| ·DSP 电源设计 | 第47页 |
| ·FPGA 电源设计 | 第47-48页 |
| ·储存单元 | 第48-50页 |
| ·数据存储单元SDRAM | 第48-49页 |
| ·程序存储单元Flash | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 4 PCB 电路设计 | 第51-55页 |
| ·信号完整性 | 第51-52页 |
| ·PCB 的布局 | 第52-54页 |
| ·板层设计 | 第52页 |
| ·器件布局 | 第52-53页 |
| ·电路板布线 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 5 硬件系统测试 | 第55-63页 |
| ·DSP 测试 | 第55-59页 |
| ·DSP 最小系统测试 | 第56-57页 |
| ·串口通信测试 | 第57-58页 |
| ·SDRAM 和FLASH 测试 | 第58-59页 |
| ·视频接口配置 | 第59页 |
| ·FPGA 测试 | 第59-60页 |
| ·I~2C 总线及I~2C 初始化编解码芯片 | 第60-62页 |
| ·I~2C 总线测试 | 第60-61页 |
| ·初始化视频编解码芯片 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 6 多目标检测的实现 | 第63-68页 |
| ·基于目标状态的跟踪方法 | 第63-66页 |
| ·系统性能测试 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 7 结论 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 附录 | 第72-82页 |
| A. 攻读硕士期间发表的论文 | 第72-73页 |
| B. 系统原理图 | 第73-82页 |
