基于片上可编程系统的航迹仪控制器设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-17页 |
| ·国内外航迹标绘技术的发展及研究动态 | 第11-13页 |
| ·航迹标绘技术的发展 | 第11-12页 |
| ·我国航迹仪的发展现状 | 第12-13页 |
| ·可编程片上系统(SOPC)设计技术的发展概况 | 第13-16页 |
| ·SOC技术的发展 | 第13-14页 |
| ·FPGA技术的发展 | 第14-15页 |
| ·SOPC的缘起和发展 | 第15-16页 |
| ·课题的来源及主要内容 | 第16-17页 |
| 第2章 系统方案设计 | 第17-31页 |
| ·SOC设计方法概述 | 第17-18页 |
| ·智能化航迹仪的功能和性能设计要求 | 第18-21页 |
| ·几种航迹仪控制器设计方案 | 第21-22页 |
| ·基于SOPC的航迹仪控制器设计方案 | 第22-25页 |
| ·OR1200开源软核处理器介绍 | 第25-28页 |
| ·WISBONE片上总线介绍 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 硬件电路设计 | 第31-42页 |
| ·硬件电路总体结构 | 第31页 |
| ·FPGA选型 | 第31-33页 |
| ·FPGA外围电路设计 | 第33-36页 |
| ·外围存储器选型 | 第36-37页 |
| ·通信接口选择 | 第37-39页 |
| ·其它接口 | 第39-41页 |
| ·实时时钟 | 第39-40页 |
| ·液晶显示器与键盘接口 | 第40页 |
| ·绘图板接口 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 基于OR1200处理器的最小系统设计 | 第42-60页 |
| ·几个开源模块介绍 | 第42-44页 |
| ·处理器及外设的FPGA移植 | 第44-54页 |
| ·修改配置文件 | 第44-45页 |
| ·FPGA专用资源的使用 | 第45-52页 |
| ·处理时钟信号和复位信号 | 第52-54页 |
| ·修改顶层模块接口信号定义 | 第54页 |
| ·总线连接模块设计 | 第54页 |
| ·JTAG调试单元介绍 | 第54-56页 |
| ·软件开发环境的建立 | 第56-57页 |
| ·最小系统软件调试 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 专用IP的设计 | 第60-87页 |
| ·兼容16550的串行通信控制器设计 | 第60-67页 |
| ·通用异步串行通信协议 | 第60页 |
| ·16550的通信格式与控制功能 | 第60-62页 |
| ·16550寄存器和内部结构 | 第62页 |
| ·兼容16550的UART控制器 | 第62-67页 |
| ·功能仿真和测试 | 第67页 |
| ·SDRAM控制器设计 | 第67-73页 |
| ·SDRAM介绍 | 第67-68页 |
| ·控制命令 | 第68-70页 |
| ·初始化流程 | 第70页 |
| ·控制器结构 | 第70-72页 |
| ·控制状态机 | 第72页 |
| ·测试平台搭建 | 第72-73页 |
| ·NAND FLASH控制器 | 第73-77页 |
| ·NAND FLASH结构 | 第74页 |
| ·NAND FLASH控制器操作 | 第74-76页 |
| ·控制器结构设计 | 第76-77页 |
| ·运动控制单元 | 第77-86页 |
| ·逐点比较法插补的原理和硬件实现 | 第78-81页 |
| ·数字积分法插补的原理和硬件实现 | 第81-84页 |
| ·运动控制单元的设计 | 第84-86页 |
| ·本章小结 | 第86-87页 |
| 第6章 系统集成与调试 | 第87-95页 |
| ·系统结构与调试流程 | 第87-88页 |
| ·系统的综合 | 第88-89页 |
| ·布局布线流程与约束 | 第89-91页 |
| ·配置 | 第91-92页 |
| ·设计验证 | 第92-94页 |
| ·本章小结 | 第94-95页 |
| 结论 | 第95-96页 |
| 参考文献 | 第96-100页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第100-101页 |
| 致谢 | 第101-102页 |
| 附录 | 第102-103页 |
| 附录A 电路板图 | 第102-103页 |
| 附录B 实物图 | 第103页 |
