FT-C55LP DSP译码控制单元设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题背景 | 第12-13页 |
| ·相关研究 | 第13页 |
| ·本文的主要工作 | 第13-15页 |
| ·本文的结构 | 第15-16页 |
| 第二章 FT-C55LP 译码控制单元总体设计 | 第16-39页 |
| ·FT-C55LP 的CPU 结构 | 第16-24页 |
| ·译码控制单元 | 第17-18页 |
| ·程序流单元 | 第18-19页 |
| ·地址数据单元 | 第19-20页 |
| ·数据计算单元 | 第20-21页 |
| ·地址和数据总线 | 第21-22页 |
| ·指令流水线 | 第22-23页 |
| ·低功耗设计 | 第23-24页 |
| ·FT-C55LP 指令集分析 | 第24-34页 |
| ·寻址模式 | 第24-27页 |
| ·专用指令 | 第27-29页 |
| ·并行规则 | 第29-32页 |
| ·编码特征 | 第32-34页 |
| ·译码控制单元总体设计 | 第34-39页 |
| ·译码控制单元设计实现 | 第34-36页 |
| ·对流水线控制和中断的支持 | 第36-37页 |
| ·流水线中的译码控制通路 | 第37-39页 |
| 第三章 并行指令分拆模块设计 | 第39-47页 |
| ·并行编码 | 第39-41页 |
| ·简单并行编码 | 第39页 |
| ·软双并行编码 | 第39-41页 |
| ·分拆规律分析 | 第41-42页 |
| ·指令分拆模块实现 | 第42-43页 |
| ·功能验证 | 第43-47页 |
| 第四章 单指令译码模块设计 | 第47-55页 |
| ·译码的理论性研究 | 第47-49页 |
| ·分布式译码 | 第47-48页 |
| ·集中式译码 | 第48-49页 |
| ·译码控制信号分析与改进 | 第49-50页 |
| ·译码模块设计 | 第50-51页 |
| ·功能验证 | 第51-55页 |
| 第五章 并行译码信号合并模块设计 | 第55-60页 |
| ·控制信号分析 | 第55-58页 |
| ·普通控制信号 | 第55页 |
| ·加载/存储类指令控制信号 | 第55-57页 |
| ·例外信号 | 第57-58页 |
| ·信号合并实现 | 第58-60页 |
| 第六章 译码控制单元验证与综合 | 第60-67页 |
| ·验证理论概述 | 第60-61页 |
| ·译码控制单元验证 | 第61-64页 |
| ·确定验证方案 | 第61-62页 |
| ·验证仿真结果分析 | 第62-63页 |
| ·代码覆盖率分析 | 第63-64页 |
| ·逻辑综合 | 第64-67页 |
| 第七章 结束语 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 作者在学期间取得的学术成果 | 第73页 |
