| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题背景及研究的目的和意义 | 第10-11页 |
| 1.2 强电磁脉冲防护技术的国外发展现状 | 第11-15页 |
| 1.2.1 国外电磁脉冲技术的相关标准和相关防护技术 | 第11-12页 |
| 1.2.2 国外相关防护技术发展 | 第12页 |
| 1.2.3 国外测试技术发展现状 | 第12-13页 |
| 1.2.4 国外电磁脉冲武器的发展与应用 | 第13-15页 |
| 1.3 强电磁脉冲防护技术的国内研究发展现状 | 第15-16页 |
| 1.4 本文的主要研究内容 | 第16-18页 |
| 第2章 强电磁脉冲防护技术研究 | 第18-23页 |
| 2.1 引言 | 第18页 |
| 2.2 强电磁脉冲对电子设备的毁伤机理 | 第18-20页 |
| 2.2.1 强电磁脉冲的耦合传播 | 第18-19页 |
| 2.2.2 强电磁脉冲对器件的损伤机理 | 第19-20页 |
| 2.3 强电磁脉冲防护技术 | 第20-22页 |
| 2.3.1 屏蔽防护设计 | 第20页 |
| 2.3.2 系统级防护设计 | 第20页 |
| 2.3.3 接口电路和集成电路防护 | 第20-21页 |
| 2.3.4 传导回路的防护 | 第21页 |
| 2.3.5 连接器与线缆、机箱的端接与保护方式 | 第21页 |
| 2.3.6 其他防护 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 电子机箱强电磁脉冲屏蔽效能预估 | 第23-40页 |
| 3.1 引言 | 第23页 |
| 3.2 金属腔体电磁屏蔽特性与屏蔽效能的关系 | 第23-24页 |
| 3.3 屏蔽的基本原理 | 第24-28页 |
| 3.3.1 电磁场屏蔽的基本原理 | 第24页 |
| 3.3.2 实心型屏蔽体的屏蔽效能的计算 | 第24-26页 |
| 3.3.3 非实心型屏蔽体的屏蔽效能的计算 | 第26-28页 |
| 3.4 电子产品机箱的屏蔽效能的理论计算 | 第28-31页 |
| 3.4.1 机箱屏蔽效能的理论计算公式 | 第29页 |
| 3.4.2 典型机箱结构的屏蔽效能计算 | 第29-31页 |
| 3.4.3 机箱谐振频率的计算及其对机箱屏蔽效能的影响 | 第31页 |
| 3.5 仿真分析机箱的屏蔽效能 | 第31-33页 |
| 3.5.1 电磁兼容仿真研究的重要性 | 第31-32页 |
| 3.5.2 强电磁脉冲的仿真研究工具 | 第32页 |
| 3.5.3 仿真分析机箱屏蔽效能 | 第32-33页 |
| 3.6 实际试验测试结果 | 第33-35页 |
| 3.7 机箱壳体EMP瞬态电磁效应仿真 | 第35-39页 |
| 3.8 本章小结 | 第39-40页 |
| 第4章 强电磁脉冲防护材料及其屏效测试 | 第40-48页 |
| 4.1 引言 | 第40页 |
| 4.2 吸波材料 | 第40-45页 |
| 4.2.1 吸波材料特性与分类 | 第40-41页 |
| 4.2.2 吸波材料对谐振腔体电磁泄露的衰减抑制作用 | 第41-45页 |
| 4.3 其他新型防护材料 | 第45-46页 |
| 4.3.1 高分子屏蔽材料 | 第45页 |
| 4.3.2 纳米材料 | 第45-46页 |
| 4.4 强电磁脉冲材料的屏蔽效能测试 | 第46-47页 |
| 4.4.1 强电磁脉冲防护材料的屏蔽效能测试方法 | 第46页 |
| 4.4.2 实际测试电磁屏蔽防护材料的屏蔽效能 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第5章 某电子机箱的强电磁脉冲结构屏蔽防护设计 | 第48-58页 |
| 5.1 设计需求 | 第48页 |
| 5.2 结构屏蔽防护设计方法 | 第48-53页 |
| 5.2.1 机箱腔体的结构尺寸设计 | 第48-49页 |
| 5.2.2 机箱材质和涂覆工艺的选择 | 第49-50页 |
| 5.2.3 箱体缝隙的结构防护设计 | 第50-51页 |
| 5.2.4 显示屏的屏蔽防护设计 | 第51-52页 |
| 5.2.5 面板元件的屏蔽防护设计 | 第52-53页 |
| 5.3 仿真分析验证 | 第53-54页 |
| 5.4 试验测试结果 | 第54-57页 |
| 5.5 本章小结 | 第57-58页 |
| 结论 | 第58-60页 |
| 参考文献 | 第60-65页 |
| 致谢 | 第65-66页 |
| 个人简历 | 第66页 |
