| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题研究背景目的与意义 | 第10-12页 |
| 1.2 eMMC5.0协议概述 | 第12页 |
| 1.3 eMMC国内外研究现状与分析 | 第12-13页 |
| 1.4 课题研究的内容和安排 | 第13-15页 |
| 第2章 系统设计理论基础及eMMC协议分析 | 第15-28页 |
| 2.1 关键技术概述 | 第15-16页 |
| 2.1.1 SoC关键技术概述 | 第15页 |
| 2.1.2 IP核复用技术 | 第15-16页 |
| 2.2 eMMC协议分析 | 第16-18页 |
| 2.2.1 eMMC系统介绍 | 第16-17页 |
| 2.2.2 eMMC命令格式 | 第17页 |
| 2.2.3 eMMC应答命令格式 | 第17-18页 |
| 2.3 工作模式 | 第18-25页 |
| 2.3.1 Boot启动模式 | 第19-20页 |
| 2.3.2 总线传输速度模式 | 第20-22页 |
| 2.3.3 数据传输模式 | 第22-24页 |
| 2.3.4 中断模式 | 第24-25页 |
| 2.4 eMMC协议安全机制 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 eMMC测试系统的硬件架构设计 | 第28-46页 |
| 3.1 eMMC测试系统的总体架构设计 | 第28-29页 |
| 3.2 eMMC主控制器总体设计指标 | 第29-30页 |
| 3.3 eMMC控制器架构设计 | 第30-33页 |
| 3.4 总线接口单元模块设计 | 第33-42页 |
| 3.4.1 主机接口单元总线互联 | 第33-34页 |
| 3.4.2 寄存器模块设计 | 第34-36页 |
| 3.4.3 DMA控制单元模块设计 | 第36-40页 |
| 3.4.4 FIFO数据缓冲模块设计 | 第40-42页 |
| 3.5 卡接口单元模块设计 | 第42-45页 |
| 3.5.1 命令路径模块设计 | 第43-44页 |
| 3.5.2 数据路径模块设计 | 第44-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第4章 eMMC存储仿真器设计 | 第46-60页 |
| 4.1 NAND Flash基本存储结构 | 第46-47页 |
| 4.2 eMMC存储仿真器主要模块设计与实现 | 第47-52页 |
| 4.2.1 初始化模块设计与实现 | 第48-49页 |
| 4.2.2 命令转化模块设计与实现 | 第49-50页 |
| 4.2.3 虚实地址转化器的设计与实现 | 第50-51页 |
| 4.2.4 NAND Flash缓存管理的软件设计与实现 | 第51-52页 |
| 4.3 NAND Flash数据操作时间模拟 | 第52-53页 |
| 4.4 NAND Flash数据存储过程软件设计与实现 | 第53-57页 |
| 4.4.1 数据操作状态机设计 | 第53-54页 |
| 4.4.2 NAND Flash写操作流程设计与实现 | 第54-56页 |
| 4.4.3 NAND Flash读操作状态设计与实现 | 第56-57页 |
| 4.5 卡接口单元与存储仿真器接口的软件设计与实现 | 第57-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第5章 eMMC系统测试与验证 | 第60-70页 |
| 5.1 系统测试环境 | 第60-61页 |
| 5.2 客户端和服务器端的网络通路测试 | 第61页 |
| 5.3 eMMC卡在卡识别模式下的命令测试 | 第61-64页 |
| 5.4 eMMC卡在总线测试模式下的命令测试 | 第64-66页 |
| 5.5 eMMC卡在数据传输模式下的命令测试 | 第66-68页 |
| 5.6 本章小结 | 第68-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士学位期间发表的学术论文 | 第79页 |
| 攻读硕士学位期间取得的科研成果 | 第79页 |
