射频频率合成器中高速前置多模预分频器的研究与设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 1 绪论 | 第15-18页 |
| 1.1 研究背景与动机 | 第15-17页 |
| 1.2 本文的组织结构 | 第17-18页 |
| 2 锁相环原理与结构 | 第18-31页 |
| 2.1 锁相环的基本结构与模块 | 第18-20页 |
| 2.2 锁相环的线性化模型 | 第20-24页 |
| 2.3 PLL 的特性和指标 | 第24-27页 |
| 2.3.1 调谐范围与频率分辨率 | 第24-25页 |
| 2.3.2 相位噪声 | 第25-26页 |
| 2.3.3 稳定时间 | 第26-27页 |
| 2.4 高速分频器的作用与结构 | 第27-30页 |
| 2.4.1 串联的二分频器链 | 第28页 |
| 2.4.2 可配置的数字计数器 | 第28页 |
| 2.4.3 脉冲吞咽式分频器 | 第28-30页 |
| 2.5 结论 | 第30-31页 |
| 3 高速数字电路的速度与功耗 | 第31-38页 |
| 3.1 CMOS 电路的分析 | 第31-33页 |
| 3.2 真单相钟控电路触发器 | 第33-34页 |
| 3.3 增强型真单相钟控电路触发器 | 第34-35页 |
| 3.4 电流模逻辑 | 第35-37页 |
| 3.5 结论 | 第37-38页 |
| 4 新型相位切换高速前置多模预分频器的原理 | 第38-59页 |
| 4.1 引论 | 第38-39页 |
| 4.2 基于状态机的传统双模预分频器 | 第39-41页 |
| 4.3 基本相位切换原理 | 第41-46页 |
| 4.4 几种改进型相位切换技术 | 第46-53页 |
| 4.4.1 重排时序的方法 | 第46-47页 |
| 4.4.2 向前切换的方法 | 第47-49页 |
| 4.4.3 非平衡相位切换方法 | 第49-52页 |
| 4.4.4 一种三模分频方法 | 第52-53页 |
| 4.5 本文提出的新型相位切换型三模分频原理 | 第53-58页 |
| 4.6 结论 | 第58-59页 |
| 5 电路、版图设计与仿真 | 第59-71页 |
| 5.1 电路结构，指标与功耗分配 | 第59-60页 |
| 5.2 CML 高速二分频器的设计 | 第60-62页 |
| 5.3 CML 高速数据选择器的设计 | 第62-63页 |
| 5.4 电平恢复与TSPC 分频器 | 第63-64页 |
| 5.5 控制逻辑电路 | 第64-65页 |
| 5.6 版图设计 | 第65-68页 |
| 5.6.1 版图设计的主要考虑因素 | 第65-67页 |
| 5.6.2 电路中各模块版图设计 | 第67-68页 |
| 5.7 仿真结果 | 第68-70页 |
| 5.8 结论 | 第70-71页 |
| 6 总结与展望 | 第71-72页 |
| 6.1 已有工作的总结 | 第71页 |
| 6.2 未来展望 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 致谢 | 第77-79页 |
| 攻读学位期间发表的学术论文 | 第79-80页 |
| 上海交通大学学位论文答辩决议书 | 第80页 |
