| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 第1章 引言 | 第9-28页 |
| 1.1 快闪存储器简介 | 第9-11页 |
| 1.2 传统闪存器件在工艺尺寸缩小后面临的挑战 | 第11-17页 |
| 1.2.1 浮栅存储器件的可靠性下降 | 第11-14页 |
| 1.2.2 电荷俘获型存储器件的擦除问题 | 第14-15页 |
| 1.2.3 多值存储与多位存储技术的挑战 | 第15-17页 |
| 1.3 从器件角度看闪存未来的发展趋势 | 第17-25页 |
| 1.3.1 高k材料的应用 | 第17-21页 |
| 1.3.2 三维存储技术 | 第21-23页 |
| 1.3.3 高k金属栅与三维存储技术的结合 | 第23-25页 |
| 1.4 从系统及电路角度看闪存技术发展 | 第25-26页 |
| 1.5 本论文的研究内容及研究成果 | 第26-27页 |
| 1.6 论文章节安排 | 第27-28页 |
| 第2章 高k电荷俘获介质层的研究 | 第28-56页 |
| 2.1 存储电容器件的制备及表征测试方法 | 第28-32页 |
| 2.1.1 原子层沉积技术 | 第28-29页 |
| 2.1.2 薄膜材料的表征 | 第29-30页 |
| 2.1.3 存储器件电学性能测试方法 | 第30-32页 |
| 2.2 高k存储器件的结构与实验设计 | 第32-35页 |
| 2.2.1 多层材料的结构设计 | 第32-33页 |
| 2.2.2 电容器件的工艺流程 | 第33-34页 |
| 2.2.3 多层材料的电荷存储能力 | 第34-35页 |
| 2.3 高k存储结构的工艺优化 | 第35-43页 |
| 2.3.1 电容器件的退火温度处理 | 第35-40页 |
| 2.3.2 电容器件的退火氛围 | 第40-43页 |
| 2.4 不同能带结构的电荷俘获层的存储特性 | 第43-48页 |
| 2.4.1 器件制备及结构设计 | 第43-44页 |
| 2.4.2 器件的编程擦除特性及分析 | 第44-48页 |
| 2.4.3 器件的保持特性 | 第48页 |
| 2.5 基于能带工程的MAHTHOS器件结构 | 第48-53页 |
| 2.5.1 器件制备及结构设计 | 第49页 |
| 2.5.2 HTH势阱位置对器件编程擦除特性的影响 | 第49-51页 |
| 2.5.3 HTH能带结构对器件编程擦除特性影响分析 | 第51-52页 |
| 2.5.4 器件的疲劳特性和保持特性 | 第52-53页 |
| 2.6 本章小结 | 第53-56页 |
| 第3章 三维SONOS器件的可靠性研究 | 第56-79页 |
| 3.1 引言 | 第56页 |
| 3.2 3D-SONOS的基本特性 | 第56-60页 |
| 3.2.1 器件结构及工艺制造流程 | 第56-58页 |
| 3.2.2 器件的操作及存储特性 | 第58-60页 |
| 3.3 3D-SONOS横向迁移的表征 | 第60-70页 |
| 3.3.1 器件保持特性丢失机制 | 第60-61页 |
| 3.3.2 电荷横向迁移的表征方法 | 第61-68页 |
| 3.3.3 电子和空穴的横向迁移 | 第68-70页 |
| 3.4 电荷的横向迁移机制的研究 | 第70-75页 |
| 3.4.1 氮化硅中电荷横向迁移模型 | 第70-72页 |
| 3.4.2 电荷的横向迁移机制的讨论 | 第72-75页 |
| 3.5 不同情况下电荷的横向迁移分析 | 第75-78页 |
| 3.5.1 不同厚度氮化硅电子横向迁移 | 第75-76页 |
| 3.5.2 器件退化后的电子横向迁移 | 第76-78页 |
| 3.6 本章小结 | 第78-79页 |
| 第4章 高密度存储阵列及电路系统 | 第79-107页 |
| 4.1 引言 | 第79页 |
| 4.2 高密度嵌入式混合存储阵列 | 第79-92页 |
| 4.2.1 混合存储阵列实现方案 | 第79-80页 |
| 4.2.2 阵列存储单元器件结构 | 第80页 |
| 4.2.3 e NAND型阵列结构及操作方法 | 第80-82页 |
| 4.2.4 e NOR型阵列 | 第82-90页 |
| 4.2.4.1 阵列基本单元的操作原理 | 第83-84页 |
| 4.2.4.2 e NOR型阵列结构及操作方法 | 第84-85页 |
| 4.2.4.3 e NOR型阵列的读取串扰及读取方法改进 | 第85-88页 |
| 4.2.4.4 e NOR型阵列结构规划 | 第88-89页 |
| 4.2.4.5 初步仿真结果 | 第89-90页 |
| 4.2.5 混合存储阵列的初步流片结果 | 第90-92页 |
| 4.3 高密度存储阵列的电路系统设计 | 第92-105页 |
| 4.3.1 电路系统设计要求 | 第92-93页 |
| 4.3.2 电路系统设计难点 | 第93-94页 |
| 4.3.3 电路设计方法 | 第94-100页 |
| 4.3.3.1 精确仿真模型建立 | 第94-96页 |
| 4.3.3.2 阵列规划及分级译码管理系统 | 第96-99页 |
| 4.3.3.3 关键路径设计结果 | 第99-100页 |
| 4.3.4 高密度版图技术 | 第100页 |
| 4.3.5 芯片验证结果 | 第100-105页 |
| 4.4 本章小结 | 第105-107页 |
| 第5章 结论 | 第107-111页 |
| 5.1 论文的主要工作与研究成果 | 第107-109页 |
| 5.2 论文的创新点 | 第109页 |
| 5.3 未来工作展望 | 第109-111页 |
| 参考文献 | 第111-120页 |
| 致谢 | 第120-122页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第122-124页 |
