| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 引言 | 第13-16页 |
| 0.1 课题背景 | 第13-14页 |
| 0.2 课题研究的现实意义 | 第14页 |
| 0.3 论文结构及相关内容 | 第14-16页 |
| 第1章 SOC芯片分析与研究及AMBA总线介绍 | 第16-24页 |
| 1.1 SOC技术的概述 | 第16-20页 |
| 1.1.1 SOC芯片设计的流程 | 第17-18页 |
| 1.1.2 SOC芯片设计的关键技术 | 第18-19页 |
| 1.1.3 SOC芯片的应用与发展 | 第19-20页 |
| 1.2 AMBA总线架构 | 第20-23页 |
| 1.2.1 AMBA总线概况 | 第20-21页 |
| 1.2.2 高级高性能总线—AHB介绍 | 第21-22页 |
| 1.2.3 高级系统总线—ASB介绍 | 第22页 |
| 1.2.4 高级外设总线一APB介绍 | 第22页 |
| 1.2.5 总线的选择 | 第22-23页 |
| 1.3 本章小结 | 第23-24页 |
| 第2章 UART协议及UART接口发展现状 | 第24-31页 |
| 2.1 RS232 | 第24-25页 |
| 2.2 UART通信协议 | 第25-29页 |
| 2.2.1 物理连接 | 第26-27页 |
| 2.2.2 UART的通信速度 | 第27-28页 |
| 2.2.3 UART的通信格式 | 第28-29页 |
| 2.3 UART接口发展现状及趋势 | 第29-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 UART接口的设计与实现 | 第31-44页 |
| 3.1 UART接口模块功能特性概述 | 第31-36页 |
| 3.1.1 支持全双工操作 | 第31页 |
| 3.1.2 数据传输格式 | 第31-33页 |
| 3.1.3 波特率的产生及速度瓶颈的突破 | 第33-34页 |
| 3.1.4 检测起始位及降低噪声干扰 | 第34页 |
| 3.1.5 帧错误检测 | 第34-35页 |
| 3.1.6 低功耗模式 | 第35页 |
| 3.1.7 中断功能 | 第35-36页 |
| 3.1.8 中复位功能 | 第36页 |
| 3.2 UART接口的系统结构的设计 | 第36-38页 |
| 3.2.1 UART接口的系统结构图 | 第36-37页 |
| 3.2.2 总线接口模块 | 第37页 |
| 3.2.3 系统信号模块 | 第37-38页 |
| 3.2.4 PAD接口模块 | 第38页 |
| 3.2.5 中断请求模块 | 第38页 |
| 3.3 UART接口模块结构设计 | 第38-39页 |
| 3.4 UART接口模块内部结构描述 | 第39-40页 |
| 3.4.1 总线接口子模块uarth_ipi | 第39页 |
| 3.4.2 核心功能子模块uarth_core | 第39-40页 |
| 3.4.3 PAD接口子模块uarth_padi | 第40页 |
| 3.5 UART接口模块功能实现方案 | 第40-43页 |
| 3.5.1 总线接口子模块uarth_ipi | 第40页 |
| 3.5.2 核心功能子模块uarth_core | 第40-42页 |
| 3.5.3 PAD接口子模块uarth_padi | 第42-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第4章 UART接口模块的仿真与验证 | 第44-61页 |
| 4.1 功能验证与仿真 | 第44-52页 |
| 4.1.1 数据传输时钟(brg)产生模块的验证 | 第44-45页 |
| 4.1.2 8bit数据1bit停止位无校验位的接收功能验证 | 第45-46页 |
| 4.1.3 8bit数据2bit停止位无校验位的接收功能验证 | 第46-47页 |
| 4.1.4 8bit数据2bit停止位有校验位的接收功能验证 | 第47页 |
| 4.1.5 7bit数据1bit停止位无校验位且通信时钟与系统时钟相差巨大的接收功能验证 | 第47-48页 |
| 4.1.6 9bit数据2bit停止位有校验位的接收功能验证 | 第48-49页 |
| 4.1.7 8bit数据2bit停止位无校验位的发送功能验证 | 第49-50页 |
| 4.1.8 8bit数据2bit停止位有校验位的发送功能验证 | 第50页 |
| 4.1.9 9bit数据2bit停止位有校验位的发送功能验证 | 第50-51页 |
| 4.1.10 7bit数据1bit停止位无校验位且通信时钟与系统时钟相差巨大发送功能验证 | 第51-52页 |
| 4.2 FPGA验证 | 第52-57页 |
| 4.2.1 FPGA验证系统简介 | 第52-54页 |
| 4.2.2 发送功能验证 | 第54-56页 |
| 4.2.3 接收功能验证 | 第56-57页 |
| 4.3 芯片的流片测试(成品测试) | 第57-59页 |
| 4.4 本章小结 | 第59-61页 |
| 第5章 总结 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |
