| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 1 绪论 | 第9-14页 |
| ·课题的来源 | 第9页 |
| ·课题的研究目的和意义 | 第9-10页 |
| ·课题研究的国内外发展现状 | 第10-12页 |
| ·1553B 协议芯片发展现状 | 第10-11页 |
| ·总线控制器（BC）发展现状 | 第11-12页 |
| ·论文主要内容及章节安排 | 第12-14页 |
| 2 总线控制器硬件平台设计 | 第14-19页 |
| ·硬件组成划分 | 第14-15页 |
| ·主控芯片的选择 | 第15-16页 |
| ·RS-422 接口电路设计 | 第16页 |
| ·1553B 总线接口设计 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 3 通信逻辑设计 | 第19-37页 |
| ·逻辑功能要求 | 第19-21页 |
| ·RS-422 数据接收模块设计 | 第21-27页 |
| ·RS-422 数据接收时序设计 | 第21-23页 |
| ·数据包的识别 | 第23-26页 |
| ·数据量控制信号的产生与发送 | 第26-27页 |
| ·1553B 总线控制模块 | 第27-36页 |
| ·BU-61580 的读写操作 | 第27-29页 |
| ·BU-61580 芯片 BC 模式配置流程 | 第29-30页 |
| ·BU-61580 芯片 BC 模式配置参数的确定 | 第30-33页 |
| ·1553B 消息块设置 | 第33-35页 |
| ·1553B 消息发送控制 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 4 软件的可靠性设计 | 第37-50页 |
| ·避错设计 | 第37-39页 |
| ·模块化设计 | 第38页 |
| ·高内聚，低耦合设计 | 第38-39页 |
| ·查错设计 | 第39-49页 |
| ·RS-422 数据接收查错及数据解包 | 第39-41页 |
| ·数据打包回传查错 | 第41-45页 |
| ·设备点名查错 | 第45-46页 |
| ·CRC 校验查错 | 第46-47页 |
| ·BC 块状态字回读查错 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 5 性能测试及结果 | 第50-59页 |
| ·测试平台的搭建 | 第50-52页 |
| ·测试流程 | 第52-53页 |
| ·测试结果 | 第53-58页 |
| ·本章小结 | 第58-59页 |
| 6 总结与展望 | 第59-61页 |
| ·工作总结 | 第59页 |
| ·工作展望 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表的学术论文及取得的研究成果 | 第64-65页 |
| 致谢 | 第65-66页 |