同构通用流多核处理器存储部件关键技术研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-20页 |
| ·研究背景 | 第13-17页 |
| ·流应用与流多核处理器 | 第13-15页 |
| ·流多核访存技术的研究意义 | 第15-16页 |
| ·流多核处理器的访存设计空间 | 第16-17页 |
| ·论文的主要工作 | 第17-18页 |
| ·论文结构 | 第18-20页 |
| 第二章 同构通用流多核体系结构 | 第20-25页 |
| ·HGPSP 体系结构 | 第20-22页 |
| ·流多核体系结构 | 第22-23页 |
| ·共享前端流多核整体架构 | 第22页 |
| ·可配置片上共享存储器 | 第22-23页 |
| ·流核心体系结构 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第三章 私有数据缓存 L1D | 第25-39页 |
| ·Cache 结构和参数 | 第25-26页 |
| ·L1D 功能描述 | 第26-27页 |
| ·端口与整体结构 | 第27-29页 |
| ·端口结构 | 第27-28页 |
| ·内部结构 | 第28-29页 |
| ·L1D 内部模块 RTL 设计 | 第29-33页 |
| ·写穿透下 L1D 的更新模块 | 第29-30页 |
| ·写缺失与读缺失支持逻辑 | 第30-31页 |
| ·数据缓存块备份的功能和意义 | 第31-32页 |
| ·Cacheline 的有效性 | 第32页 |
| ·数据 RAM | 第32-33页 |
| ·L1D 对缓存一致性的支持 | 第33页 |
| ·L1D 的功能验证与分析 | 第33-38页 |
| ·验证环境与验证策略 | 第33-36页 |
| ·L1D 功能验证 | 第36-38页 |
| ·小结 | 第38-39页 |
| 第四章 共享可配置 SPM/L2Cache | 第39-50页 |
| ·L2 Cache 与 SPM 的可配置性 | 第39-40页 |
| ·SPM/L2Cache 总体设计 | 第40-42页 |
| ·功能描述 | 第40页 |
| ·顶层接口设计 | 第40-41页 |
| ·整体结构 | 第41-42页 |
| ·关键模块 RTL 设计 | 第42-46页 |
| ·SPM/L2Cache 配置策略 | 第42-43页 |
| ·地址比较与分派模块 | 第43-44页 |
| ·L2 Cache 控制器与 L2 Cache | 第44-46页 |
| ·SPM 与 SPM 控制器 | 第46页 |
| ·L2 Cache 对一致性协议的支持 | 第46-47页 |
| ·可配置 SPM/L2Cache 功能验证 | 第47-49页 |
| ·SPM 读访问功能验证 | 第47页 |
| ·L2 Cache 读命中与写命中功能验证 | 第47-48页 |
| ·L2 Cache 写命中功能验证 | 第48-49页 |
| ·小结 | 第49-50页 |
| 第五章 HGPSPcc 协议 | 第50-61页 |
| ·多核体系结构的缓存一致性 | 第50-53页 |
| ·缓存数据的一致性问题 | 第50-51页 |
| ·维护缓存一致性的必要性 | 第51页 |
| ·基于目录的缓存一致性协议 | 第51-52页 |
| ·缓存一致性协议的设计要点 | 第52-53页 |
| ·HGPSPcc 协议设计 | 第53-59页 |
| ·目录结构与状态 | 第53-54页 |
| ·事件与报文 | 第54-55页 |
| ·Cacheline 和目录项的状态转换 | 第55-57页 |
| ·协议转换机制 | 第57-59页 |
| ·HGPSPcc 协议的验证 | 第59-60页 |
| ·小结 | 第60-61页 |
| 第六章 结束语 | 第61-63页 |
| ·工作总结 | 第61页 |
| ·工作展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者在学期间取得的学术成果 | 第69页 |
