基于IEEE802.16e的OFDMA接收机关键算法设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·802.16e协议的发展及现状 | 第8-9页 |
| ·802.16e主要技术特征 | 第9-10页 |
| ·802.16e物理层关键技术 | 第10-11页 |
| ·本文所做出的工作 | 第11-13页 |
| 第二章 同步算法研究及实现 | 第13-24页 |
| ·帧检测 | 第13-16页 |
| ·OFDMA下行链路前导字结构 | 第13-14页 |
| ·粗检测 | 第14页 |
| ·精检测 | 第14-15页 |
| ·结构设计 | 第15-16页 |
| ·时域载波频偏校正 | 第16-20页 |
| ·原理 | 第16-17页 |
| ·算法定点仿真 | 第17-18页 |
| ·实现结构 | 第18-20页 |
| ·频域载波频偏校正 | 第20-23页 |
| ·原理 | 第20-21页 |
| ·算法仿真及实现 | 第21-23页 |
| ·总结 | 第23-24页 |
| 第三章 信道估计与均衡算法分析及实现 | 第24-31页 |
| ·信号导频分布 | 第24-25页 |
| ·基于簇的信道估计及均衡算法 | 第25页 |
| ·信道估计及均衡的实现 | 第25-29页 |
| ·信道估计 | 第26页 |
| ·响应系数求倒 | 第26-29页 |
| ·信道均衡 | 第29页 |
| ·FPGA验证 | 第29-30页 |
| ·总结 | 第30-31页 |
| 第四章 LDPC编码算法研究及实现 | 第31-41页 |
| ·LDPC码的基本概念 | 第31-34页 |
| ·校验矩阵相关 | 第31页 |
| ·Tanner图相关 | 第31-32页 |
| ·码字空间相关 | 第32-34页 |
| ·编码算法分析 | 第34-38页 |
| ·RU算法 | 第34-35页 |
| ·分块编码 | 第35-36页 |
| ·编码复杂度分析 | 第36-38页 |
| ·编码器实现 | 第38-40页 |
| ·软硬件协同编码 | 第38页 |
| ·流水线设计 | 第38-39页 |
| ·硬件复杂度分析 | 第39-40页 |
| ·总结 | 第40-41页 |
| 第五章 LDPC译码算法分析及优化 | 第41-58页 |
| ·置信传播译码算法 | 第41-43页 |
| ·交叉式迭代译码 | 第43-47页 |
| ·基于比特结点交叉 | 第43-44页 |
| ·基于校验结点交叉 | 第44页 |
| ·收敛速率分析 | 第44-47页 |
| ·SBPA译码算法的分层式实现 | 第47-53页 |
| ·算法思想 | 第47-49页 |
| ·一致性证明 | 第49-50页 |
| ·分层思想的串行表达 | 第50-51页 |
| ·算法复杂度分析 | 第51-53页 |
| ·最小和近似 | 第53-54页 |
| ·改进型近似最小算法 | 第54-56页 |
| ·改进型近似最小算法 | 第54-56页 |
| ·复杂度分析 | 第56页 |
| ·总结 | 第56-58页 |
| 第六章 LDPC译码器优化设计 | 第58-71页 |
| ·需求分析 | 第58-59页 |
| ·面向验证的设计 | 第59-61页 |
| ·设计流程 | 第59-61页 |
| ·验证模型 | 第61页 |
| ·串行LDPC译码器 | 第61-67页 |
| ·串行译码流水线设计 | 第61-62页 |
| ·串行译码器结构 | 第62-65页 |
| ·基于FPGA的硬件实现 | 第65-66页 |
| ·设计优点 | 第66-67页 |
| ·半并行LDPC译码器 | 第67-70页 |
| ·半并行译码器整体结构 | 第67-68页 |
| ·校验消息处理模块 | 第68页 |
| ·道路选通模块 | 第68-69页 |
| ·比特消息更新模块 | 第69-70页 |
| ·硬判决模块 | 第70页 |
| ·设计优点 | 第70页 |
| ·总结 | 第70-71页 |
| 结束语 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 作者在读研期间公开发表的论文 | 第74-75页 |
| 致谢 | 第75页 |
