基于编码和逆向折叠的SoC测试数据压缩方法研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第1章 绪论 | 第12-24页 |
| ·集成电路(IC)概述 | 第12-13页 |
| ·集成电路背景 | 第12页 |
| ·国际、国内发展现状 | 第12-13页 |
| ·集成电路的测试 | 第13-16页 |
| ·测试的分类 | 第13-15页 |
| ·故障模型 | 第15页 |
| ·集成电路技术发展对测试的影响 | 第15-16页 |
| ·系统芯片SoC | 第16-20页 |
| ·SoC的优越性 | 第17页 |
| ·SoC遇到的问题 | 第17-18页 |
| ·扫描技术 | 第18-20页 |
| ·SoC测试简述 | 第20-23页 |
| ·SoC测试特性 | 第20-21页 |
| ·SoC测试分类 | 第21-23页 |
| ·本文的内容结构 | 第23-24页 |
| 第2章 SoC测试方法 | 第24-40页 |
| ·外建自测试 | 第24-29页 |
| ·编码方法举例 | 第24-29页 |
| ·内建自测试 | 第29-33页 |
| ·BIST测试向量生成 | 第30-31页 |
| ·LFSR重播种方法 | 第31-33页 |
| ·混合模式自测试 | 第33-40页 |
| ·传统的折叠计数器 | 第33-34页 |
| ·选择状态转移的折叠计数器方案 | 第34-36页 |
| ·逆向折叠方案 | 第36-40页 |
| 第3章 IFDR码对测试数据的压缩 | 第40-50页 |
| ·IFDR码的编码原理 | 第40-42页 |
| ·预处理 | 第42-45页 |
| ·编码过程 | 第45页 |
| ·解码器及 FSM的状态图 | 第45-48页 |
| ·实验结果及分析 | 第48-49页 |
| ·结论 | 第49-50页 |
| 第4章 新型逆向折叠对测试数据的压缩 | 第50-61页 |
| ·新型逆向折叠原理 | 第50-53页 |
| ·新型逆向折叠计数器的跳转规则 | 第50-51页 |
| ·逆向折叠序列的定义 | 第51-52页 |
| ·逆向折叠关系的定义 | 第52页 |
| ·逆向距离的定义 | 第52页 |
| ·向量间的可达性 | 第52-53页 |
| ·新型逆向折叠计数器电路结构 | 第53页 |
| ·向量间的跳转 | 第53-56页 |
| ·最短邻近式 | 第54-55页 |
| ·最接近插入式 | 第55-56页 |
| ·多扫描链的处理 | 第56-57页 |
| ·多扫描链解压结构 | 第57-59页 |
| ·实验结果 | 第59-60页 |
| ·结论 | 第60-61页 |
| 第5章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 研究生期间撰写的论文 | 第66页 |
