异步FIFO存储器的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第一章 绪论 | 第12-20页 |
| ·我国微电子发展概况 | 第12页 |
| ·集成电路设计方法 | 第12-15页 |
| ·异步FIFO存储器的应用 | 第15-18页 |
| ·VLSI时代异步系统的研究 | 第16页 |
| ·EDA时代 | 第16页 |
| ·SoC时代 | 第16页 |
| ·异步时序电路的优势 | 第16-17页 |
| ·异步时钟域间的数据传输 | 第17-18页 |
| ·课题研究的意义、工作与论文结构 | 第18-20页 |
| ·课题研究意义 | 第18页 |
| ·论文的主要工作 | 第18页 |
| ·论文组织结构 | 第18-20页 |
| 第二章 异步FIFO存储器 | 第20-36页 |
| ·异步FIFO存储器简介 | 第20页 |
| ·异步FIFO存储器的结构 | 第20-21页 |
| ·双端口RAM | 第21-22页 |
| ·读/写地址 | 第22-23页 |
| ·满/空信号的判断 | 第23-26页 |
| ·满标志与空标志 | 第23-24页 |
| ·指针附加位比较法 | 第24-25页 |
| ·地址空间比较法 | 第25-26页 |
| ·多时钟系统的亚稳态 | 第26-36页 |
| ·亚稳态 | 第26-29页 |
| ·同步器 | 第29-33页 |
| ·异步时钟域设计中的多位数据的同步 | 第33-36页 |
| 第三章 用格雷码指针实现的异步FIFO存储器 | 第36-73页 |
| ·格雷码及应用 | 第36-41页 |
| ·格雷码编码方式 | 第36-37页 |
| ·格雷码与二进制码的转化 | 第37-40页 |
| ·格雷码计数器 | 第40-41页 |
| ·异步FIFO存储器的实现—风格1 | 第41-59页 |
| ·“两重”格雷码计数器 | 第42-45页 |
| ·格雷码指针 | 第45-46页 |
| ·同步模块 | 第46-48页 |
| ·空状态产生模块 | 第48-50页 |
| ·满状态产生模块 | 第50-53页 |
| ·读写时钟频率不同时对于满/空状态的影响 | 第53-54页 |
| ·保守的满/空判断 | 第54-55页 |
| ·几乎满/空逻辑的产生 | 第55-56页 |
| ·存储模块 | 第56-57页 |
| ·顶层模块 | 第57-59页 |
| ·异步FIFO存储器的实现—风格2 | 第59-72页 |
| ·高速的格雷码指针 | 第60-61页 |
| ·满空状态产生逻辑 | 第61-63页 |
| ·读写指针的异步比较 | 第63-67页 |
| ·满/空逻辑电路的关键路径 | 第67页 |
| ·读指针与空标志verilog RTL程序 | 第67-69页 |
| ·写指针与满标志verilog RTL程序 | 第69-70页 |
| ·同步器的置位与复位 | 第70-72页 |
| ·两种设计方法的交叉使用 | 第72-73页 |
| 第四章 采用握手信号的异步FIFO存储器 | 第73-79页 |
| ·二进制指针 | 第73页 |
| ·握手协议 | 第73-77页 |
| ·二进制指针和格雷码指针的比较 | 第77-79页 |
| 第五章 仿真验证 | 第79-84页 |
| ·RTL级验证 | 第79页 |
| ·FIFO存储器的仿真波形 | 第79-82页 |
| ·正常的读写操作 | 第79-80页 |
| ·FIFO存储器的满状态波形 | 第80-81页 |
| ·保守的满状态判断波形 | 第81-82页 |
| ·基于FPGA的验证 | 第82-84页 |
| 第六章 总结 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学士期间发表的论文 | 第88页 |
