SpaceWire接口IP设计
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-15页 |
| ·SpaceWire的简介和应用 | 第7-10页 |
| ·SpaceWire概述 | 第7-8页 |
| ·国外SpaceWire技术的发展现状 | 第8-10页 |
| ·SpaceWire IP的设计 | 第10-13页 |
| ·SoC概述 | 第10-11页 |
| ·SpaceWire IP的设计 | 第11-13页 |
| ·本论文的工作 | 第13-15页 |
| 第二章 SpaceWire技术 | 第15-31页 |
| ·概述 | 第15页 |
| ·物理层 | 第15-16页 |
| ·信号层 | 第16-20页 |
| ·LVDS技术 | 第16-18页 |
| ·数据编码 | 第18-20页 |
| ·字符层 | 第20-22页 |
| ·数据字符 | 第20页 |
| ·控制字符 | 第20-21页 |
| ·发送位的初始化 | 第21-22页 |
| ·主机与发送端和接收端的接口 | 第22页 |
| ·时间接口 | 第22页 |
| ·交换层 | 第22-24页 |
| ·L-Char和N-Char | 第23页 |
| ·流控制字符FCT | 第23-24页 |
| ·数据层 | 第24页 |
| ·网络层 | 第24-27页 |
| ·包地址 | 第24-25页 |
| ·路由器 | 第25-27页 |
| ·SpaceWire错误监测和恢复 | 第27-28页 |
| ·本章小结 | 第28-31页 |
| 第三章 SpaceWire接口的设计 | 第31-53页 |
| ·SpaceWire主状态机 | 第32-38页 |
| ·状态机功能 | 第32页 |
| ·状态变化的条件 | 第32-34页 |
| ·状态机的状态 | 第34-35页 |
| ·链路工作状态说明 | 第35-37页 |
| ·状态机模块框图和主要接口 | 第37-38页 |
| ·SpaceWire发送端 | 第38-42页 |
| ·发送端模块功能 | 第38-40页 |
| ·发送端状态机 | 第40-41页 |
| ·发送端的核心设计 | 第41-42页 |
| ·SpaceWire接收端 | 第42-46页 |
| ·接收端模块功能 | 第42-43页 |
| ·接收端状态机 | 第43-45页 |
| ·接收端的核心设计 | 第45-46页 |
| ·接收端FIFO | 第46-47页 |
| ·Credit Count模块设计 | 第47-49页 |
| ·Credit Count模块功能 | 第47-48页 |
| ·Credit Count模块核心设计 | 第48-49页 |
| ·时钟恢复电路的改进 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第四章 DMAC的设计 | 第53-73页 |
| ·DMA技术介绍 | 第53-54页 |
| ·DMA技术 | 第53页 |
| ·DMA数据传输流程 | 第53-54页 |
| ·DMA技术应用领域与现状 | 第54页 |
| ·AMBA总线介绍 | 第54-62页 |
| ·AMBA概述 | 第54-55页 |
| ·AHB总线 | 第55-61页 |
| ·APB总线 | 第61-62页 |
| ·DMAC IP设计 | 第62-72页 |
| ·DMAC控制器 | 第63-65页 |
| ·AHB总线接口 | 第65-66页 |
| ·寄存器和APB接口 | 第66-69页 |
| ·发送端Buffer | 第69-70页 |
| ·接收端Buffer | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第五章 SpaceWire设计的验证 | 第73-85页 |
| ·引言 | 第73页 |
| ·模块级的验证系统 | 第73-75页 |
| ·模块级的验证方法 | 第73-74页 |
| ·Testbench的构建 | 第74页 |
| ·总线功能模型 | 第74-75页 |
| ·SpaceWire接口设计的验证 | 第75-83页 |
| ·SpaceWire接口模块验证 | 第75-79页 |
| ·Buffer控制模块验证 | 第79-80页 |
| ·DMA总线功能模块验证 | 第80-83页 |
| ·本章小结 | 第83-85页 |
| 工作总结与展望 | 第85-87页 |
| 参考文献 | 第87-89页 |
| 发表文章目录 | 第89-91页 |
| 致谢 | 第91-93页 |
| 作者简介 | 第93页 |
