8位高速A/D转换器的研究与设计
致谢 | 第7-8页 |
摘要 | 第8-9页 |
abstract | 第9-10页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景与意义 | 第16-17页 |
1.2 国内外研究现状 | 第17-18页 |
1.3 论文主要工作和结构安排 | 第18-20页 |
第二章 高速A/D转换器的原理及典型架构 | 第20-31页 |
2.1 A/D转换器原理 | 第20页 |
2.2 A/D转换器性能指标 | 第20-25页 |
2.2.1 A/D转换器的静态性能指标 | 第20-23页 |
2.2.2 A/D转换器的动态性能指标 | 第23-25页 |
2.3 高速A/D转换器的结构 | 第25-30页 |
2.3.1 快闪型A/D转换器 | 第25-26页 |
2.3.2 两步式A/D转换器 | 第26-27页 |
2.3.3 流水线型A/D转换器 | 第27页 |
2.3.4 折叠插值A/D转换器架构 | 第27-30页 |
2.4 本章小结 | 第30-31页 |
第三章 高速折叠插值A/D转换器的架构设计与建模 | 第31-59页 |
3.1 高速A/D转换器折叠插值电路及参数分析 | 第31-47页 |
3.1.1 折叠插值基本原理 | 第31-36页 |
3.1.2 折叠方式选择 | 第36-39页 |
3.1.3 插值方式选择 | 第39-41页 |
3.1.4 高速折叠器性能分析 | 第41-44页 |
3.1.5 高速插值电路插值性能考虑 | 第44-47页 |
3.2 高速折叠插值A/D转换器架构设计及建模 | 第47-58页 |
3.2.1 高速架构选择 | 第47-48页 |
3.2.2 架构参数设计 | 第48-50页 |
3.2.3 关键电路建模 | 第50-56页 |
3.2.4 系统模型及仿真 | 第56-58页 |
3.3 本章小结 | 第58-59页 |
第四章 折叠插值A/D转换器速度优化及电路设计 | 第59-85页 |
4.1 模拟预处理电路速度优化 | 第59-60页 |
4.2 参考电阻串与高速预放大器的设计 | 第60-66页 |
4.2.1 参考电阻串的设计 | 第60-63页 |
4.2.2 高速预放大器的设计 | 第63-66页 |
4.3 折叠器的设计 | 第66-71页 |
4.3.1 高速折叠电路设计 | 第66-70页 |
4.3.2 折叠器仿真结果 | 第70-71页 |
4.4 分布式级间采样保持电路与分布式级间放大器 | 第71-76页 |
4.4.1 分布式采样保持电路设计 | 第72-74页 |
4.4.2 级间采样保持电路仿真 | 第74-75页 |
4.4.3 级间放大电路设计 | 第75-76页 |
4.5 高速比较器的设计与优化 | 第76-82页 |
4.5.1 高速比较器的结构选择 | 第76-78页 |
4.5.2 前置放大器设计 | 第78-79页 |
4.5.3 可再生锁存器设计 | 第79-82页 |
4.6 整体电路仿真 | 第82-83页 |
4.7 本章小结 | 第83-85页 |
第五章 总结与展望 | 第85-87页 |
5.1 总结 | 第85页 |
5.2 展望 | 第85-87页 |
参考文献 | 第87-91页 |
攻读硕士学位期间的学术活动及成果情况 | 第91-92页 |