| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 研究现状概述 | 第16-21页 |
| 1.2.1 目标跟踪系统及图像处理算法的研究现状 | 第16-18页 |
| 1.2.2 FPGA芯片国内外发展状况 | 第18-21页 |
| 1.3 论文主要内容及结构安排 | 第21-23页 |
| 1.3.1 论文完成的主要工作及内容 | 第21-22页 |
| 1.3.2 论文的结构安排 | 第22-23页 |
| 第二章 实时目标跟踪系统硬件平台设计 | 第23-35页 |
| 2.1 目标跟踪系统的整体方案设计及选型 | 第23-25页 |
| 2.1.1 FPGA与DSP选型 | 第23-24页 |
| 2.1.2 外围器件选型 | 第24-25页 |
| 2.2 系统内部总线传输技术简介 | 第25-26页 |
| 2.3 系统硬件开发工具及FPGA开发流程简介 | 第26-29页 |
| 2.4 系统平台的硬件电路设计 | 第29-34页 |
| 2.4.1 PAL视频显示模块设计 | 第29页 |
| 2.4.2 系统时钟网络设计 | 第29-31页 |
| 2.4.3 系统电源网路设计 | 第31-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 FPGA与双核DSP图像处理系统的受控实现 | 第35-45页 |
| 3.1 系统时钟控制模块的实现 | 第35-38页 |
| 3.1.1 CDCE62005设计参数的确定 | 第35-37页 |
| 3.1.2 CDCE62005 SPI接口模块实现 | 第37-38页 |
| 3.2 系统电源控制模块实现以及多核DSP复位控制 | 第38-43页 |
| 3.2.1 系统DSP电源方案选择 | 第38-40页 |
| 3.2.2 FPGA控制DSP上电、启动和复位操作 | 第40-43页 |
| 3.3 本章小结 | 第43-45页 |
| 第四章 FPGA与DSP通信接口实现 | 第45-71页 |
| 4.1 uPP通信模块实现 | 第45-49页 |
| 4.1.1 uPP传输技术简介 | 第45-46页 |
| 4.1.2 uPP外设接口说明 | 第46-47页 |
| 4.1.3 uPP通信模块的FPGA实现 | 第47-49页 |
| 4.1.4 DSP与FPGA之间uPP通信模块回环测试 | 第49页 |
| 4.2 FPGA与DSP之间高速通信接口实现 | 第49-69页 |
| 4.2.1 FPGA与DSP之间SRIO接口设计 | 第53-59页 |
| 4.2.2 FPGA与DSP之间PCIE接口设计 | 第59-69页 |
| 4.3 本章小结 | 第69-71页 |
| 第五章 图像处理算法的实现 | 第71-83页 |
| 5.1 图像融合算法设计 | 第71-81页 |
| 5.1.1 双线性插值算法的仿真与实现 | 第71-73页 |
| 5.1.2 图像融合算法的应用 | 第73-74页 |
| 5.1.3 图像融合算法的仿真 | 第74-78页 |
| 5.1.4 拉普拉斯图像融合算法的实现 | 第78-81页 |
| 5.2 本章小结 | 第81-83页 |
| 第六章 总结与展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89-91页 |
| 作者简介 | 第91-92页 |
