| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第6-9页 |
| 第一章 时钟发生器设计技术 | 第9-19页 |
| 第一节 锁相环技术 | 第9-14页 |
| 1.1.1 基本的锁相环结构 | 第9-11页 |
| 1.1.2 简单锁相环的数学分析 | 第11-12页 |
| 1.1.3 简单锁相环的稳定性分析 | 第12-14页 |
| 第二节 结构分类 | 第14-15页 |
| 第三节 锁相环特性与技术指标 | 第15-16页 |
| 第四节 锁相环的工作状态 | 第16页 |
| 第五节 锁相环的应用 | 第16-19页 |
| 第二章 电荷泵锁相环原理与结构分析 | 第19-37页 |
| 第一节 电荷泵锁相环的原理 | 第19-21页 |
| 2.1.1 电荷泵锁相环的组成结构 | 第19-20页 |
| 2.1.2 电荷泵锁相环的工作原理 | 第20-21页 |
| 第二节 电荷泵锁相环的数学分析 | 第21-23页 |
| 2.2.1 电荷泵锁相环传输函数分析 | 第21-22页 |
| 2.2.2 电荷泵锁相环稳定性分析 | 第22-23页 |
| 第三节 电荷泵锁相环结构分析 | 第23-37页 |
| 2.3.1 鉴频鉴相器(PFD) | 第23-27页 |
| 2.3.2 电荷泵(Charge Pump) | 第27-31页 |
| 2.3.3 低通滤波器(LPF) | 第31-33页 |
| 2.3.4 压控振荡器(VCO) | 第33-35页 |
| 2.3.5 分频器(Divider) | 第35-37页 |
| 第三章 电荷泵锁相环模块设计 | 第37-60页 |
| 第一节 鉴频鉴相器(PFD) | 第37-40页 |
| 3.1.1 鉴频鉴相器的基本结构 | 第37-39页 |
| 3.1.2 鉴频鉴相器的电路实现 | 第39-40页 |
| 第二节 电荷泵(Charge Pump) | 第40-45页 |
| 3.2.1 电荷泵的基本结构 | 第40-45页 |
| 3.2.2 电荷泵的电路实现 | 第45页 |
| 第三节 低通滤波器(LPF) | 第45-50页 |
| 3.3.1 LPF的基本结构 | 第45-48页 |
| 3.3.2 低通滤波器的电路实现 | 第48-50页 |
| 第四节 压控振荡器(VCO) | 第50-55页 |
| 3.4.1 压控振荡器的基本结构 | 第50-55页 |
| 3.4.2 压控振荡器的电路实现 | 第55页 |
| 第五节 反馈分频器(Feedback Divider) | 第55-57页 |
| 第六节 输出分频器(Output Divider) | 第57-60页 |
| 第四章 锁定检测电路与接口电路设计与仿真 | 第60-69页 |
| 第一节 锁定检测电路基本原理 | 第60-64页 |
| 4.1.1 锁定检测模块电路 | 第60-62页 |
| 4.1.2 分频数M、N变化检测模块 | 第62页 |
| 4.1.3 上电复位模块 | 第62-63页 |
| 4.1.4 锁定检测电路 | 第63-64页 |
| 第二节 接口电路 | 第64-65页 |
| 第三节 锁相环换频与接口电路复位仿真 | 第65-69页 |
| 第五章 锁相环电路仿真分析与测试结果 | 第69-89页 |
| 第一节 实际电路、版图与芯片结构 | 第69-71页 |
| 5.1.1 PLL顶层电路结构截图 | 第69页 |
| 5.1.2 版图(layout)设计 | 第69-71页 |
| 5.1.3 实际芯片拍片图 | 第71页 |
| 第二节 PLL模块仿真分析 | 第71-77页 |
| 5.2.1 SMIC 0.18um工艺锁相环电路仿真 | 第71-74页 |
| 5.2.2 TSMC 65nm工艺锁相环电路仿真 | 第74-77页 |
| 第三节 锁相环稳定性分析 | 第77-80页 |
| 5.3.1 环路稳定判断方法 | 第77页 |
| 5.3.2 SMIC 0.18um工艺锁相环电路稳定性分析 | 第77-79页 |
| 5.3.3 TSMC 65nm工艺锁相环电路稳定性分析 | 第79-80页 |
| 第四节 芯片测试结果 | 第80-89页 |
| 5.4.1 芯片测试环境 | 第80-81页 |
| 5.4.2 芯片测试结果 | 第81-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95-96页 |
