用于FPGA硬件模拟平台的高效扫描链插入方法研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 硬件模拟平台可观测性提升研究 | 第9-10页 |
| 1.2.2 扫描链在硬件模拟平台上的应用研究 | 第10-11页 |
| 1.2.3 部分扫描的相关研究 | 第11-12页 |
| 1.3 本文研究的主要内容 | 第12-13页 |
| 1.4 本文的结构安排 | 第13-14页 |
| 第2章 研究基础 | 第14-24页 |
| 2.1 FPGA平台介绍 | 第14-17页 |
| 2.1.1 可编程单元基本结构 | 第14-15页 |
| 2.1.2 LUT的结构与原理 | 第15-17页 |
| 2.1.3 未完全利用的LUT | 第17页 |
| 2.2 扫描设计 | 第17-23页 |
| 2.2.1 扫描触发器的结构 | 第17-19页 |
| 2.2.2 全扫描 | 第19-21页 |
| 2.2.3 部分扫描 | 第21-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第3章 基于逻辑混合的高效扫描链插入方法 | 第24-34页 |
| 3.1 扫描链插入流程 | 第24-25页 |
| 3.2 原语替换与逻辑混合方法 | 第25-30页 |
| 3.2.1 原语替换方法 | 第25-26页 |
| 3.2.2 逻辑混合方法 | 第26-30页 |
| 3.3 扫描链插入优化算法 | 第30-31页 |
| 3.4 实验结果 | 第31-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第4章 基于整数线性规划模型的部分扫描优化 | 第34-48页 |
| 4.1 BALLAST部分扫描方法 | 第34-40页 |
| 4.1.1 BALLAST图模型 | 第34-36页 |
| 4.1.2 平衡结构部分扫描问题表述 | 第36-38页 |
| 4.1.3 BALLAST方法的此优性问题 | 第38-40页 |
| 4.2 平衡结构部分扫描问题的ILP模型 | 第40-43页 |
| 4.2.1 无环约束 | 第40页 |
| 4.2.2 平衡路径约束 | 第40-43页 |
| 4.2.3 ILP模型 | 第43页 |
| 4.3 实验结果 | 第43-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第5章 基于增广S图的平衡结构部分扫描优化 | 第48-61页 |
| 5.1 BALLAST图建模方法的缺陷 | 第48-51页 |
| 5.2 基于增广S图的平衡结构部分扫描方法 | 第51-57页 |
| 5.2.1 增广S图模型 | 第51-52页 |
| 5.2.2 基于增广S图的平衡结构定义 | 第52-55页 |
| 5.2.3 ILP模型 | 第55-56页 |
| 5.2.4 时间复杂度 | 第56-57页 |
| 5.3 实验结果 | 第57-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第6章 总结与展望 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 发表论文和参加科研情况说明 | 第67-68页 |
| 致谢 | 第68-69页 |
