| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究的目的和意义 | 第11-12页 |
| 1.2 三维成像技术的研究现状 | 第12-13页 |
| 1.3 嵌入式系统及TMS320DM648 概述 | 第13-15页 |
| 1.3.1 嵌入式系统概述 | 第13-14页 |
| 1.3.2 TMS320DM648 概述 | 第14-15页 |
| 1.4 课题来源及主要研究内容 | 第15-17页 |
| 第二章 基于ICX618 的CCD模拟前端设计 | 第17-28页 |
| 2.1 图像传感器介绍 | 第17-21页 |
| 2.1.1 图像传感器选型 | 第17-18页 |
| 2.1.2 CCD传感器的工作原理 | 第18-20页 |
| 2.1.3 CCD传感器分析 | 第20-21页 |
| 2.2 基于ICX618 的CCD模拟前端电路设计 | 第21-25页 |
| 2.2.1 驱动电源设计 | 第21-23页 |
| 2.2.2 CCD驱动外围电路设计 | 第23-24页 |
| 2.2.3 AD转换电路设计 | 第24-25页 |
| 2.3 硬件测试与实验结果 | 第25-27页 |
| 2.3.1 驱动脉冲波形测试 | 第26-27页 |
| 2.3.2 CCD输出波形测试 | 第27页 |
| 2.3.3 系统成像测试 | 第27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 基于DSP的图像处理模块设计 | 第28-42页 |
| 3.1 基于DSP的图像处理模块设计 | 第28-29页 |
| 3.2 原理图设计 | 第29-38页 |
| 3.2.1 系统电源设计 | 第29-31页 |
| 3.2.2 系统时钟设计 | 第31页 |
| 3.2.3 高速DDR2 存储器接口设计 | 第31-33页 |
| 3.2.4 FLASH电路设计 | 第33-34页 |
| 3.2.5 FPGA电路设计 | 第34-35页 |
| 3.2.6 千兆以太网电路设计 | 第35-37页 |
| 3.2.7 视频接口设计 | 第37-38页 |
| 3.3 PCB设计 | 第38-41页 |
| 3.3.1 PCB层叠设计 | 第38页 |
| 3.3.2 元件布局 | 第38-39页 |
| 3.3.3 高速PCB布线 | 第39-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章系统软件设计与三维成像图像处理算法实现 | 第42-54页 |
| 4.1 DSP/BIOS软件设计流程 | 第42-45页 |
| 4.2 系统初始化程序设计 | 第45-47页 |
| 4.2.1 PLL控制器初始化 | 第45-46页 |
| 4.2.2 DDR2 控制器初始化 | 第46-47页 |
| 4.2.3 电源与休眠控制器初始化 | 第47页 |
| 4.3 数据采集程序设计 | 第47-51页 |
| 4.3.1 帧同步操作 | 第47-48页 |
| 4.3.2 驱动程序移植 | 第48-51页 |
| 4.4 相位恢复算法实现 | 第51-52页 |
| 4.4.1 相位恢复算法原理 | 第51-52页 |
| 4.4.2 相位恢复算法实现 | 第52页 |
| 4.5 千兆以太网数据传输程序设计 | 第52-53页 |
| 4.6 本章小结 | 第53-54页 |
| 第五章 系统测试与结果 | 第54-61页 |
| 5.1 电路测试 | 第54-59页 |
| 5.1.1 系统电源测试 | 第55页 |
| 5.1.2 系统时钟测试 | 第55-57页 |
| 5.1.3 图像采集模块测试 | 第57页 |
| 5.1.4 DDR2 存储测试 | 第57-58页 |
| 5.1.5 FLASH存储测试 | 第58-59页 |
| 5.1.6 千兆以太网传输测试 | 第59页 |
| 5.2 三维成像结果 | 第59-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 全文总结 | 第61-62页 |
| 6.2 未来展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |