| 中文摘要 | 第4-6页 |
| 英文摘要 | 第6页 |
| 第一章 绪论 | 第12-19页 |
| §1．1 课题的提出 | 第12页 |
| §1．2 与课题有关的技术与发展现状 | 第12-17页 |
| §1．2．1 SOC和IP重用设计方法 | 第12-13页 |
| §1．2．2 高性能数字信号处理器现状 | 第13-14页 |
| §1．2．3 数字信号处理高速算法及低功耗、深亚微米VLSI设计技术 | 第14-15页 |
| §1．2．4 高速FFT处理技术现状 | 第15-17页 |
| §1．3 本论文主要研究工作 | 第17-18页 |
| §1．4 论文结构 | 第18-19页 |
| 第二章 面向系统芯片集成及IP重用的数字系统设计 | 第19-41页 |
| §2．1 面向系统集成的SOC技术的发展 | 第19-20页 |
| §2．2 基于IP复用技术进行SOC设计 | 第20-21页 |
| §2．3 大规模FPGA与ASIC技术的融合 | 第21-23页 |
| §2．4 芯片工程设计方法 | 第23-27页 |
| §2．5 深亚微米工艺下SOC的结构化设计和高层次综合 | 第27-30页 |
| §2．6 HDL代码设计风格和优化设计 | 第30-35页 |
| §2．6．1 代码设计风格 | 第30-31页 |
| §2．6．2 逻辑功能的描述方法 | 第31页 |
| §2．6．3 设计技巧和结构优化 | 第31-35页 |
| §2．7 面向系统芯片SOC的验证策略 | 第35-40页 |
| §2．7．1 常用的验证技术 | 第35-37页 |
| §2．7．2 面向SOC的验证策略 | 第37-40页 |
| §2．8 小结 | 第40-41页 |
| 第三章 基于计算密集型算法的信号处理器结构设计 | 第41-56页 |
| §3．1 VLSI—DSP的架构设计 | 第41-44页 |
| §3．1．1 数字信号处理技术的进展和应用 | 第41-42页 |
| §3．1．2 数字信号处理VLSI实现方法 | 第42-44页 |
| §3．2 超前进位高速加减法器的设计 | 第44-45页 |
| §3．3 高速乘法器的设计 | 第45-48页 |
| §3．3．1 无符号数乘法器 | 第45-47页 |
| §3．3．2 补码阵列乘法器 | 第47-48页 |
| §3．4 分布式运算单元的原理及其实现方法 | 第48-50页 |
| §3．4．1 分布式运算单元设计原理 | 第48-49页 |
| §3．4．2 全并行实现方法 | 第49-50页 |
| §3．5 几种SOC总线结构的分析和比较 | 第50-55页 |
| §3．5．1 CoreConnect总线结构 | 第50-52页 |
| §3．5．2 AMBA总线结构 | 第52-54页 |
| §3．5．3 Wishbone总线结构 | 第54-55页 |
| §3．6 小结 | 第55-56页 |
| 第四章 高速实时快速傅立叶变换信号处理器的研究 | 第56-99页 |
| §4．1 快速傅立叶变换数学理论及算法 | 第56-61页 |
| §4．1．1 离散傅立叶变换原理 | 第56-57页 |
| §4．1．2 快速傅立叶变换原理 | 第57页 |
| §4．1．3 基2算法的讨论 | 第57-59页 |
| §4．1．4 基4算法的讨论 | 第59-60页 |
| §4．1．5 基8算法的讨论 | 第60页 |
| §4．1．6 几种Radix蝶算的比较 | 第60-61页 |
| §4．2 分裂基 | 第61-63页 |
| §4．3 处理器硬件的讨论 | 第63-69页 |
| §4．3．1 结构与硬件设计 | 第63-65页 |
| §4．3．2 单级蝶算基本部件的设计 | 第65-68页 |
| §4．3．3 采用单个蝶算单元所构成的FFT处理器实现办法 | 第68-69页 |
| §4．4 1024点定点基-4DITFFT处理器系统设计框图及工作原理 | 第69-80页 |
| §4．4．1 流水线结构 | 第70页 |
| §4．4．2 单级运算及存储结构 | 第70-72页 |
| §4．4．3 乒乓RAM及节省RAM容量与简单化控制、高速之间的选择 | 第72-73页 |
| §4．4．4 运算单元ALU设计 | 第73-74页 |
| §4．4．5 输入、输出级结构的设计 | 第74-75页 |
| §4．4．6 RAM混序存取问题 | 第75-77页 |
| §4．4．7 高速数据流的数据同步技术 | 第77页 |
| §4．4．8 4的幂次点数以及混合基的FFT设计 | 第77-78页 |
| §4．4．9 其他设计问题 | 第78-80页 |
| §4．5 FFT专用数字信号处理器ASIC版图 | 第80-81页 |
| §4．6 测试结果 | 第81-89页 |
| §4．7 FFT中的量化误差 | 第89-93页 |
| §4．8 高性能FFTIP核进行的扩展应用 | 第93-95页 |
| §4．9 基于FFT实现离散余弦变换（DCT）与离散正弦变换（DST） | 第95-97页 |
| §4．9．1 基于FFT的DCT、DST的快速算法 | 第96-97页 |
| §4．10 小结 | 第97-99页 |
| 第五章 浮点算法及异步串口的VLSI设计 | 第99-114页 |
| §5．1 浮点处理器FPU的设计 | 第99-106页 |
| §5．1．1 浮点乘法运算规则 | 第99-100页 |
| §5．1．2 浮点加减法运算规则 | 第100-101页 |
| §5．1．3 浮点除法运算规则 | 第101-102页 |
| §5．1．4 浮点运算处理模块的设计 | 第102-106页 |
| §5．2 UART核的设计 | 第106-112页 |
| §5．3 小结 | 第112-114页 |
| 第六章 可测试性设计及系统集成芯片测试方法 | 第114-128页 |
| §6．1 可测试性设计 | 第114-120页 |
| §6．1．1 基于扫描设计 | 第115-116页 |
| §6．1．2 内建自测试技术 | 第116-118页 |
| §6．1．3 边界扫描测试技术 | 第118-120页 |
| §6．2 面向SOC的可测试性设计策略 | 第120-123页 |
| §6．2．1 模块的可测试性设计选择策略 | 第121页 |
| §6．2．2 芯片级可测试性设计策略 | 第121-123页 |
| §6．3 采用FPGA中逻辑分析核的测试策略 | 第123-125页 |
| §6．4 集成UART核的大规模FPGA测试平台的建立 | 第125-127页 |
| §6．5 小结 | 第127-128页 |
| 第七章 结论与展望 | 第128-131页 |
| §7．1 结论 | 第128-130页 |
| §7．2 展望 | 第130-131页 |
| 附录： VHDL代码风格及规范 | 第131-135页 |
| 参考文献 | 第135-143页 |
| 致谢 | 第143-144页 |
| 作者攻博期间完成的论文及科研工作 | 第144页 |
