基于FPGA的火炮试验图像实时采集与处理系统
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10页 |
| 1.2 研究现状 | 第10-13页 |
| 1.2.1 图像采集与处理技术研究现状 | 第10-12页 |
| 1.2.2 火炮试验数据采集与处理研究现状 | 第12-13页 |
| 1.3 本文研究的主要内容 | 第13-14页 |
| 1.4 本文的章节安排 | 第14-15页 |
| 第二章 图像实时采集与处理系统硬件结构 | 第15-27页 |
| 2.1 FPGA相关理论 | 第15-19页 |
| 2.1.1 FPGA结构 | 第15-16页 |
| 2.1.2 FPGA选型 | 第16-17页 |
| 2.1.3 开发环境与开发流程 | 第17-19页 |
| 2.1.4 Verilog HDL综述 | 第19页 |
| 2.2 系统硬件框架 | 第19-26页 |
| 2.2.1 数字摄像头模块选型 | 第20-22页 |
| 2.2.2 FPGA模块的选型与配置 | 第22-23页 |
| 2.2.3 SDRAM芯片选取 | 第23-24页 |
| 2.2.4 视频编码芯片和VGA接口电路 | 第24-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 图像采集系统的软件实现 | 第27-45页 |
| 3.1 图像实时采集系统软件框架 | 第27-28页 |
| 3.2 CMOS摄像头初始化 | 第28-31页 |
| 3.2.1 I2C读写寄存器模式 | 第29-30页 |
| 3.2.2 OV7670寄存器配置 | 第30-31页 |
| 3.3 CMOS摄像头数据采集 | 第31-35页 |
| 3.3.1 OV7670时序分析 | 第32-33页 |
| 3.3.2 CMOS_Cputure模块设计 | 第33-35页 |
| 3.4 SDRAM显示控制器 | 第35-42页 |
| 3.4.1 sdram_2fifo_top模块 | 第36-39页 |
| 3.4.2 sdbank switch模块 | 第39-40页 |
| 3.4.3 Icd_top模块 | 第40-42页 |
| 3.5 实验结果 | 第42-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第四章 图像实时处理的FPGA实现 | 第45-64页 |
| 4.1 图像降噪处理 | 第45-54页 |
| 4.1.1 经典高斯滤波 | 第45-52页 |
| 4.1.2 快速中值滤波 | 第52-54页 |
| 4.2 图像边缘检测 | 第54-62页 |
| 4.2.1 Sobel边缘检测 | 第55-58页 |
| 4.2.2 传统的Canny边缘检测 | 第58-61页 |
| 4.2.3 改进的Canny边缘检测 | 第61-62页 |
| 4.3 实验结果 | 第62-63页 |
| 4.4 本章小结 | 第63-64页 |
| 第五章 结论与展望 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-70页 |
