| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 前言 | 第8-10页 |
| 1 密码学 | 第10-19页 |
| ·密码学介绍 | 第10-11页 |
| ·密码学中的基本概念 | 第11-12页 |
| ·密码学中的基本术语 | 第11页 |
| ·密码学的主要任务 | 第11-12页 |
| ·密码体制的分类 | 第12-13页 |
| ·对称密码体制 | 第12-13页 |
| ·非对称密码体制 | 第13页 |
| ·分组密码算法 | 第13-17页 |
| ·分组密码的研究意义 | 第14页 |
| ·分组密码研究与进展 | 第14-15页 |
| ·国内外分组密码算法的研究现状 | 第15-16页 |
| ·分组密码研究目的 | 第16页 |
| ·分组密码算法的数学模型 | 第16-17页 |
| ·分组密码的设计思想 | 第17页 |
| ·研究目的与意义 | 第17-19页 |
| 2 RC5算法介绍 | 第19-27页 |
| ·RC5对称加密算法 | 第19-21页 |
| ·字与字节 | 第19页 |
| ·RC5参数的选择 | 第19-20页 |
| ·RC5字运算部件 | 第20页 |
| ·密钥及密钥参量 | 第20-21页 |
| ·密钥扩展算法 | 第21-22页 |
| ·加密 | 第22-24页 |
| ·解密 | 第24-25页 |
| ·开发工具简介 | 第25-27页 |
| 3 RC5加/解密芯片的设计与功能仿真 | 第27-46页 |
| ·规模优化设计 | 第27页 |
| ·RC5加/解密芯片的总体功能设计 | 第27-28页 |
| ·RC5加/解密芯片的总体结构设计 | 第28-30页 |
| ·算法特点 | 第28页 |
| ·设计方案 | 第28-29页 |
| ·RC5设计思想 | 第29页 |
| ·RC5模块框图及外部信号说明 | 第29-30页 |
| ·RC5加/解密芯片体系结构设计 | 第30页 |
| ·RC5加/解密芯片的具体实现与功能仿真 | 第30-46页 |
| ·密钥扩展模块设计 | 第31-37页 |
| ·密钥轮变换 | 第32-33页 |
| ·密钥扩展状态机 | 第33-35页 |
| ·密钥扩展模块的功能仿真 | 第35-37页 |
| ·加密模块的设计 | 第37-40页 |
| ·加密状态机 | 第38-39页 |
| ·加密模块功能仿真 | 第39-40页 |
| ·解密模块的设计 | 第40-44页 |
| ·解密状态机 | 第42-43页 |
| ·解密模块功能仿真 | 第43-44页 |
| ·RC5顶层模块的仿真 | 第44-45页 |
| ·本节小结 | 第45-46页 |
| 4 RC5加密芯片综合与静态时序分析及FPGA验证 | 第46-58页 |
| ·Quartus Ⅱ中的工程 | 第46-47页 |
| ·RC5加密芯片的综合 | 第47-50页 |
| ·综合简介 | 第47-48页 |
| ·对RC5加密芯片进行综合 | 第48-50页 |
| ·RC5加密芯片的静态时序分析 | 第50-54页 |
| ·静态时序分析 | 第50页 |
| ·静态时序分析的基本概念 | 第50页 |
| ·QuartusⅡ的时序约束 | 第50-51页 |
| ·RC5的时序分析过程 | 第51-54页 |
| ·功耗报告分析 | 第54页 |
| ·FPGA实现与验证 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 结论 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-64页 |
| 攻读学位期间发表的学术论文目录 | 第64-65页 |