| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| ·研究背景及意义 | 第16-17页 |
| ·论文研究工作及结构安排 | 第17-18页 |
| ·本章小结 | 第18-20页 |
| 第二章 某型导弹引信安全控制系统 | 第20-26页 |
| ·需求概述 | 第20-22页 |
| ·功能描述 | 第20页 |
| ·接口关系 | 第20-21页 |
| ·工作时序 | 第21-22页 |
| ·标准串口通信协议 | 第22-25页 |
| ·装定接口通信协议 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 硬件电路设计方案 | 第26-40页 |
| ·系统总体方案 | 第26页 |
| ·系统电源管理部分 | 第26-29页 |
| ·系统测试电源 | 第27-28页 |
| ·系统工作电源 | 第28页 |
| ·隔离电路电源及其他 | 第28-29页 |
| ·一级解保模块 | 第29-33页 |
| ·一级解保信号识别 | 第29-31页 |
| ·解保执行 | 第31-33页 |
| ·远解模块 | 第33页 |
| ·解保状态识别模块 | 第33-34页 |
| ·标准串口通信模块 | 第34-35页 |
| ·倍压控制模块 | 第35-38页 |
| ·倍压原理 | 第35-36页 |
| ·倍压电路的数学描述 | 第36-37页 |
| ·充电速率分析 | 第37-38页 |
| ·模拟电路可靠性设计 | 第38-39页 |
| ·电气隔离 | 第38-39页 |
| ·浪涌防护 | 第39页 |
| ·本章小结 | 第39-40页 |
| 第四章 数字控制部分 | 第40-60页 |
| ·FPGA器件选用 | 第40页 |
| ·FPGA外围硬件电路 | 第40-45页 |
| ·时钟电路 | 第40-41页 |
| ·电源管理 | 第41-43页 |
| ·配置电路 | 第43-45页 |
| ·FPGA顶层模块设计 | 第45-49页 |
| ·FPGA设计流程 | 第45-46页 |
| ·开发环境简介 | 第46-48页 |
| ·顶层模块设计 | 第48-49页 |
| ·UART通信模块 | 第49-51页 |
| ·UART通信原理 | 第49-50页 |
| ·UART结构设计 | 第50-51页 |
| ·起爆电路装定算法及接口设计 | 第51-57页 |
| ·装定接口 | 第51-52页 |
| ·装定算法 | 第52-54页 |
| ·可靠装定条件分析 | 第54页 |
| ·装定模块实现 | 第54-57页 |
| ·解保信号和解保状态识别模块 | 第57页 |
| ·倍压控制模块 | 第57页 |
| ·系统时序控制模块 | 第57-58页 |
| ·数字逻辑的参数化设计 | 第58页 |
| ·本章小结 | 第58-60页 |
| 第五章 系统调试与实验 | 第60-68页 |
| ·系统硬件实物 | 第60页 |
| ·系统调试 | 第60-65页 |
| ·标准串行通信接口 | 第61-63页 |
| ·串行装定接口 | 第63-65页 |
| ·倍压控制 | 第65页 |
| ·实验结果 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·总结与创新点 | 第68-69页 |
| ·展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 附录 | 第74-80页 |
| 附图1 引信安全控制电路硬件系统框图 | 第74-75页 |
| 附图2 数字逻辑次顶层模块 | 第75-76页 |
| 附图3 UART接口逻辑控制流程 | 第76-77页 |
| 附图4 安全逻辑控制流程 | 第77-78页 |
| 附图5 样机与专用测试仪联试的结果 | 第78-79页 |
| 附表1 控制信号为不同周期和占空比情况下的起爆电容充电时间 | 第79-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82页 |
| 1. 基本情况 | 第82页 |
| 2. 教育背景 | 第82页 |