12位高速流水线ADC的研究及其关键电路设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-10页 |
| 插图清单 | 第10-13页 |
| 表格清单 | 第13-14页 |
| 第一章 引言 | 第14-19页 |
| ·概述 | 第14页 |
| ·研究背景 | 第14-16页 |
| ·国内外研究现状及意义 | 第16-17页 |
| ·论文的主要工作与结构安排 | 第17-19页 |
| 第二章 流水线 ADC 的基本原理与架构 | 第19-30页 |
| ·流水线 ADC 的基本原理与架构 | 第19-21页 |
| ·概述 | 第19-21页 |
| ·流水线 ADC 的关键电路 | 第21-26页 |
| ·采样保持电路的工作原理与基本结构 | 第21-22页 |
| ·1.5 位子流水级原理 | 第22-24页 |
| ·数字校正电路 | 第24-25页 |
| ·两相非交叠时钟 | 第25-26页 |
| ·ADC 性能参数 | 第26-30页 |
| 第三章 流水线 ADC 误差分析及架构设计 | 第30-42页 |
| ·采样保持电路误差分析 | 第30-32页 |
| ·沟道电荷注入效应和时钟馈通效应 | 第30-31页 |
| ·开关电阻的非线性 | 第31-32页 |
| ·噪声 | 第32页 |
| ·子流水级电路误差分析 | 第32-37页 |
| ·MDAC 误差分析 | 第33-35页 |
| ·子 ADC 的误差分析 | 第35-37页 |
| ·时钟的误差 | 第37页 |
| ·首级精度的确定及整体架构 | 第37-40页 |
| ·低电压下电路设计的考虑 | 第40-42页 |
| 第四章 关键电路的设计 | 第42-67页 |
| ·高速采样保持电路的设计 | 第42-48页 |
| ·采样电容的选择 | 第42-43页 |
| ·栅压自举开关的设计 | 第43-44页 |
| ·采保中高性能运放的设计 | 第44-48页 |
| ·采保电路整体仿真 | 第48页 |
| ·首级电路设计 | 第48-56页 |
| ·子 ADC 电路 | 第49-53页 |
| ·MDAC 的设计 | 第53-56页 |
| ·高性能时钟模块的设计 | 第56-66页 |
| ·可编程时钟输入缓冲器 | 第57-58页 |
| ·时钟合成器 | 第58-62页 |
| ·占空比检测电路 | 第62-64页 |
| ·路径选择电路 | 第64页 |
| ·非交叠时钟产生电路 | 第64-65页 |
| ·时钟电路整体仿真 | 第65-66页 |
| ·电路整体级联仿真 | 第66-67页 |
| 第五章 总结与展望 | 第67-68页 |
| ·总结 | 第67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文 | 第71-72页 |
