| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 前言 | 第11-13页 |
| ·数据采集技术概述 | 第11页 |
| ·高速数据采集ADC | 第11-12页 |
| ·本文的主要工作和组织结构 | 第12-13页 |
| 第二章 FLASH型ADC及多通道时间并列结构 | 第13-29页 |
| ·ADC的特性 | 第13-16页 |
| ·ADC简介 | 第13页 |
| ·ADC的特性 | 第13-15页 |
| ·ADC的测试 | 第15-16页 |
| ·FLASH型ADC简介 | 第16-19页 |
| ·FLASH型ADC的结构 | 第16-17页 |
| ·FLASH型ADC的设计考虑 | 第17-19页 |
| ·多通道时间并列ADC通道不匹配情况分析 | 第19-28页 |
| ·通道增益不匹配 | 第21-24页 |
| ·通道偏置不匹配 | 第24-26页 |
| ·非均匀采样效应 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 FLASH型ADC行为级建模与仿真 | 第29-42页 |
| ·行为级建模简介 | 第29-31页 |
| ·行为级建模概述 | 第29-30页 |
| ·基于SIMULINK的数模混合电路行为级建模 | 第30-31页 |
| ·单通道FLASH型ADC的行为级建模与仿真 | 第31-39页 |
| ·比较器的建模与仿真 | 第31-33页 |
| ·理想FLASH型ADC的建模与仿真 | 第33-37页 |
| ·非理想FLASH型ADC的建模与仿真 | 第37-39页 |
| ·多通道时间并列FLASH型ADC的建模与仿真 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 四通道FLASH型ADC设计与其关键模块实现 | 第42-57页 |
| ·基本结构 | 第42-43页 |
| ·采样保持电路(S/H)设计 | 第43-46页 |
| ·采样保持电路设计考虑 | 第43-45页 |
| ·采样保持电路的实现 | 第45-46页 |
| ·比较器电路设计 | 第46-54页 |
| ·比较器的结构和基本理论 | 第46-47页 |
| ·预放大器实现 | 第47-49页 |
| ·二级放大器和一阶锁存器实现 | 第49-51页 |
| ·二阶锁存器实现 | 第51-52页 |
| ·SR锁存器的设计和实现 | 第52-53页 |
| ·比较器模块的仿真结果 | 第53-54页 |
| ·译码逻辑设计 | 第54-57页 |
| 第五章 版图实现 | 第57-66页 |
| ·版图设计考虑 | 第57-63页 |
| ·版图布局 | 第57-58页 |
| ·电源线和地线 | 第58页 |
| ·设计匹配 | 第58-60页 |
| ·保护环和屏蔽 | 第60-61页 |
| ·互连的其他考虑 | 第61页 |
| ·器件结构 | 第61-63页 |
| ·关键模块版图和仿真结果 | 第63-65页 |
| ·关键模块版图 | 第63-64页 |
| ·版图后仿真结果 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文 | 第71页 |