高速并行Turbo译码器的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-13页 |
| 第一章 绪论 | 第13-28页 |
| ·TURBO码的由来 | 第13-14页 |
| ·TURBO码的编译码原理 | 第14-21页 |
| ·Turbo码编码原理 | 第14-15页 |
| ·Turbo码译码原理 | 第15-21页 |
| ·TURBO码的交织器 | 第21-23页 |
| ·TURBO码的性能分析及解释 | 第23-26页 |
| ·课题来源及主要研究内容 | 第26-27页 |
| ·课题内容与来源 | 第26页 |
| ·作者所做的工作及研究成果 | 第26-27页 |
| ·论文篇章结构 | 第27-28页 |
| 第二章 TURBO码的并行译码及无冲突交织器 | 第28-47页 |
| ·TURBO码的并行译码 | 第28-31页 |
| ·TURBO码的无冲突交织器 | 第31-35页 |
| ·基于整环上置换多项式的TURBO码交织器研究 | 第35-46页 |
| ·整环上的置换多项式及其判定 | 第35-39页 |
| ·基于整环上置换多项式的交织器的最大无冲突性质 | 第39-42页 |
| ·基于3次置换多项式的Turbo码设计 | 第42-45页 |
| ·仿真结果的比较和分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第三章 级联单奇偶校验乘积码研究 | 第47-58页 |
| ·TURBO乘积码概述 | 第47-50页 |
| ·Turbo乘积码的编码 | 第47-48页 |
| ·Turbo乘积码的迭代译码 | 第48-50页 |
| ·级联单奇偶校验乘积码的编码及迭代译码 | 第50-55页 |
| ·级联单奇偶校验乘积码的编码 | 第50-51页 |
| ·级联单奇偶校验乘积码的迭代译码 | 第51-55页 |
| ·性能比较与分析 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 高速并行TURBO译码器的硬件实现 | 第58-72页 |
| ·译码器的基本结构 | 第58-59页 |
| ·子译码器的结构 | 第59-66页 |
| ·SISO基本模块结构 | 第61-65页 |
| ·交织解交织模块 | 第65-66页 |
| ·输入输出接口 | 第66-68页 |
| ·译码器的性能分析及资源消耗 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 结论及展望 | 第72-74页 |
| ·本文内容总结 | 第72-73页 |
| ·对今后研究的展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-79页 |
| 攻读学位期间发表或录用的学术论文目录 | 第79页 |
