| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·纠错编码与迭代译码基本概念 | 第8-9页 |
| ·复数旋转码国内外研究现状 | 第9-10页 |
| ·片上系统SOC与FPGA技术现状 | 第10-11页 |
| ·片上系统SOC介绍 | 第10页 |
| ·FPGA技术介绍 | 第10-11页 |
| ·本文研究内容与论文组织 | 第11-12页 |
| 第二章 复数旋转码编码译码方法 | 第12-23页 |
| ·复数旋转码编码原理 | 第12-14页 |
| ·复数旋转码译码基本原理 | 第14-15页 |
| ·改进型复数旋转码迭代译码原理 | 第15-17页 |
| ·一种高码率复数旋转码性能仿真与分析 | 第17-22页 |
| ·(47,13)复数旋转码软件仿真框图 | 第18页 |
| ·(47,13)复数旋转码编码与迭代译码的软件实现方法 | 第18-21页 |
| ·(47,13)复数旋转码误码率性能与分析 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 复数旋转码FPGA编码器设计 | 第23-37页 |
| ·编码器设计思想 | 第23页 |
| ·编码器外引脚设计 | 第23-24页 |
| ·编码器内部结构设计 | 第24-27页 |
| ·内部结构总体设计 | 第24-25页 |
| ·ROM设计 | 第25-26页 |
| ·RAM设计 | 第26-27页 |
| ·编码器工作过程设计 | 第27-36页 |
| ·数据输入 | 第27-29页 |
| ·编码 | 第29-35页 |
| ·数据输出 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 复数旋转码FPGA译码器设计 | 第37-58页 |
| ·译码器设计思想 | 第37-38页 |
| ·译码器外引脚设计 | 第38-39页 |
| ·译码器内部结构设计 | 第39-47页 |
| ·内部结构总体设计 | 第39-40页 |
| ·ROM设计 | 第40-42页 |
| ·RAM设计 | 第42-44页 |
| ·比较器设计 | 第44-47页 |
| ·译码器工作过程设计 | 第47-56页 |
| ·数据输入 | 第47-48页 |
| ·译码与迭代 | 第48-55页 |
| ·数据输出 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 第五章 复数旋转码FPGA编译码器测试与性能分析 | 第58-63页 |
| ·编码器与译码器硬件测试架构设计 | 第58-59页 |
| ·Stratix Ⅱ_DSP_KIT_2S60系统开发板特性 | 第58页 |
| ·编码器测试架构设计 | 第58-59页 |
| ·译码器测试架构设计 | 第59页 |
| ·复数旋转码软硬件仿真结果比较 | 第59-60页 |
| ·复数旋转码译码器的性能分析 | 第60-62页 |
| ·与RS(Reed Solomon)译码器仿真结果对比 | 第60-61页 |
| ·性能对比分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 结论与展望 | 第63-66页 |
| ·本文工作总结 | 第63-64页 |
| ·设计中出现的问题及经验总结 | 第64-65页 |
| ·未来工作展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士期间完成的论文 | 第71页 |
