| 第1 章 引言 | 第1-11页 |
| ·Intel 8087、80287、80387、80486 | 第7页 |
| ·Intel Pentium | 第7页 |
| ·Intel 80860（i860） | 第7-8页 |
| ·PowerPC 系列处理 | 第8页 |
| ·PowerPC 601 | 第8页 |
| ·PowerPC 603 | 第8页 |
| ·IBM RS/6000 | 第8-9页 |
| ·MIPS(Microproceessor without Interlocked Piped Stagees)系列产品 | 第9页 |
| ·MIPS 82010 | 第9页 |
| ·MIPS 83010 | 第9页 |
| ·MIPS 84000 | 第9页 |
| ·Super SPARC | 第9-11页 |
| 第2 章 IEEE 754 浮点标准介绍 | 第11-18页 |
| ·浮点数的格式 | 第11-15页 |
| ·单精度格式 | 第11-12页 |
| ·双精度格式 | 第12-13页 |
| ·单精度扩展格式 | 第13页 |
| ·双精度扩展格式 | 第13-15页 |
| ·浮点算术的精度 | 第15-16页 |
| ·异常情况的处理 | 第16-18页 |
| 第3 章 浮点除法/开方的基本算法 | 第18-26页 |
| ·数值位循环 | 第19-21页 |
| ·恢复的数值位循环算法 | 第19-20页 |
| ·不恢复的数值位循环算法 | 第20页 |
| ·不恢复的SRT 算法 | 第20-21页 |
| ·不恢复冗余开方On-line 算法 | 第21页 |
| ·功能迭代算法 | 第21-24页 |
| ·Newton－Raphson 算法 | 第22-23页 |
| ·Goldschmidt 算法 | 第23-24页 |
| ·高基数算法 | 第24页 |
| ·查表法 | 第24页 |
| ·可变延时算法 | 第24-26页 |
| 第4 章 浮点除法器的设计 | 第26-40页 |
| ·算法的选择 | 第26-27页 |
| ·除法算法 | 第26-27页 |
| ·开方算法 | 第27页 |
| ·指数的处理 | 第27-28页 |
| ·初值的选择 | 第28-29页 |
| ·尾数相乘 | 第29-34页 |
| ·部分积的产生：Booth 算法 | 第29-33页 |
| ·部分积的消减 | 第33-34页 |
| ·异常的处理 | 第34-35页 |
| ·舍入电路的实现 | 第35-36页 |
| ·浮点除法器的组成 | 第36-40页 |
| 第5 章 仿真测试 | 第40-46页 |
| ·仿真环境 | 第40页 |
| ·仿真的软硬件环境 | 第40-41页 |
| ·ASIC 设计流程 | 第41-42页 |
| ·逻辑设计流程 | 第42-44页 |
| ·浮点除法器的仿真和测试 | 第44-46页 |
| 结论 | 第46-47页 |
| 参考文献 | 第47-49页 |
| 致谢 | 第49-50页 |
| 附件：FDIV 的仿真波形图 | 第50页 |