| 第一章 序论 | 第1-17页 |
| ·问题背景 | 第6-7页 |
| ·集成电路发展趋势 | 第6-7页 |
| ·MEMORY简介 | 第7-10页 |
| ·memory分类 | 第7-8页 |
| ·Memory结构 | 第8页 |
| ·Memory存储单元简介 | 第8-10页 |
| ·超深亚微米工艺下的互连线 | 第10-16页 |
| ·互连线寄生参数 | 第10-12页 |
| ·深亚微米工艺下的互连线延时模型简介 | 第12-16页 |
| ·研究内容及文章安排 | 第16-17页 |
| 第二章 MEMORY特征参数提取流程 | 第17-20页 |
| ·MEMORY特征参数提取流程 | 第17-20页 |
| 第三章 MEMORY特征参数及参数提取激励波形自动生成 | 第20-40页 |
| ·MEMORY特征参数 | 第20-25页 |
| ·Delay | 第20-21页 |
| ·Constraint timing | 第21页 |
| ·特定类型memory的timing参数 | 第21-22页 |
| ·功耗 | 第22-23页 |
| ·Memory特征参数示例 | 第23-25页 |
| ·组合电路激励波形自动生成算法 | 第25-32页 |
| ·D算法的基本概念 | 第25-30页 |
| ·D算法的描述和实现 | 第30-32页 |
| ·MEMORY激励波形的自动生成算法 | 第32-37页 |
| ·求传输延迟时间参数的激励波形自动生成方法 | 第33-35页 |
| ·求Constraint Timing参数的激励波形自动生成方法 | 第35-37页 |
| ·激励波形实例及特征参数提取方法 | 第37-40页 |
| ·激励波形实例 | 第37-38页 |
| ·最小建立时间提取算法 | 第38-39页 |
| ·最小保持时间提取算法 | 第39-40页 |
| 第四章 互连线RLC网络电路精简 | 第40-48页 |
| ·互连线网络压缩算法 | 第40-42页 |
| ·基本定义 | 第40-41页 |
| ·算法描述： | 第41-42页 |
| ·算法详细介绍 | 第42-46页 |
| ·矩计算 | 第42-45页 |
| ·矩匹配 | 第45-46页 |
| ·实验结果 | 第46-48页 |
| 第五章 MEMORY存储单元及外围电路精简 | 第48-54页 |
| ·MEMORY非活动存储单元精简 | 第48-51页 |
| ·Memory活动存储单元定位 | 第48-50页 |
| ·Memory非活动单元精简处理 | 第50-51页 |
| ·MEMORY地址译码及控制电路精简 | 第51-54页 |
| ·晶体管归并 | 第51-52页 |
| ·外围电路静止晶体管精简 | 第52页 |
| ·实验结果 | 第52-54页 |
| 第六章 总结与展望 | 第54-56页 |
| ·论文总结 | 第54页 |
| ·展望 | 第54-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58页 |