| 绪论 | 第1-9页 |
| 第一章 超高速数据采集的理论基础 | 第9-19页 |
| 1．1 超高速模数转换理论 | 第9-12页 |
| 1．1．1 模数转换 | 第9-11页 |
| 1．1．2 并行（直接转换式）ADC | 第11-12页 |
| 1．2 超高速ECL电路以及传输线理论 | 第12-15页 |
| 1．2．1 ECL电路及其特点 | 第12-13页 |
| 1．2．2 传输线理论 | 第13-14页 |
| 1．2．3 超高速数字电路设计要素 | 第14-15页 |
| 1．3 频率合成器理论 | 第15-19页 |
| 1．3．1 频率合成的原理 | 第15-16页 |
| 1．3．2 锁相环的基本原理 | 第16-18页 |
| 1．3．3 锁相频率合成器 | 第18-19页 |
| 第二章 复杂的可编程逻辑器件（CPLD） | 第19-26页 |
| 2．1 CPLD的基本理论 | 第19-20页 |
| 2．2 Altera公司的FLEXl0KE系列的CPLD的特点 | 第20-23页 |
| 2．3 设计仿真软件Max+Plus Ⅱ | 第23-24页 |
| 2．4 硬件描述语言VHDL | 第24-26页 |
| 第三章 DRFM设计模块 | 第26-44页 |
| 3．1 数据采集模块 | 第26-35页 |
| 3．1．1 MAX101A介绍 | 第26-27页 |
| 3．1．2 MAX101A工作原理 | 第27-29页 |
| 3．1．3 MAX101A的应用 | 第29-31页 |
| 3．1．4 MAX101A的时钟源 | 第31-35页 |
| 3．2 数据缓存模块 | 第35-44页 |
| 3．2．1 CPLD作为数据缓存器的设计 | 第36-41页 |
| 3．2．2 ECL器件的使用 | 第41-44页 |
| 第四章 DRFM主要参数及误差分析 | 第44-48页 |
| 4．1 DRFM主要参数 | 第44页 |
| 4．2 主要误差分析 | 第44-48页 |
| 4．2．1 系统要求 | 第45页 |
| 4．2．2 直流性能 | 第45-47页 |
| 4．2．3 交流特征 | 第47-48页 |
| 结论 | 第48-50页 |
| 致谢 | 第50-51页 |
| 在校期间的研究成果 | 第51-52页 |
| 参考文献 | 第52-53页 |
| 附录 | 第53-58页 |