| 摘要 | 第1-9页 |
| ABSTRACT | 第9-11页 |
| 第一章 绪论 | 第11-19页 |
| ·研究背景 | 第11-12页 |
| ·研究现状 | 第12-17页 |
| ·基于模拟器的流处理器性能评测 | 第12-13页 |
| ·并行模拟器的精度和效率优化技术 | 第13-17页 |
| ·研究内容与研究贡献 | 第17-18页 |
| ·论文结构 | 第18-19页 |
| 第二章 Imagine 流处理器的面向科学计算应用的模拟评测 | 第19-31页 |
| ·流体系结构模型 | 第19-22页 |
| ·流处理思想 | 第19页 |
| ·流编程模型 | 第19-20页 |
| ·流体系结构 | 第20-22页 |
| ·基于 CBPTRB 子程序对 Imagine 的初步评测 | 第22-25页 |
| ·CBPTRB 子程序特点及流编程实现 | 第22页 |
| ·测试平台 | 第22-23页 |
| ·结果及分析 | 第23-25页 |
| ·Imagine 流处理器存储访问效率评测 | 第25-30页 |
| ·Imagine 与基于cache 的x86 处理器的存储层次对比 | 第25-26页 |
| ·测试平台 | 第26页 |
| ·测试程序 | 第26-28页 |
| ·结果及分析 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 基于硬件计数器的并行模拟器预测时间优化 | 第31-40页 |
| ·现有并行模拟器中的时间预测方法及不足 | 第31-33页 |
| ·硬件性能计数器原理 | 第33-34页 |
| ·性能转换模型 | 第34-37页 |
| ·基于指令数的简单性能模型 | 第35页 |
| ·基于存储开销的复杂性能模型 | 第35-37页 |
| ·实验结果及分析 | 第37-39页 |
| ·实验平台 | 第37-38页 |
| ·实验结果及分析 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 基于 out-of-core 的并行模拟器同步算法优化 | 第40-54页 |
| ·已有PDES 同步算法分析 | 第40-44页 |
| ·PDES 同步算法框架 | 第40-42页 |
| ·乐观同步策略算法分析 | 第42-44页 |
| ·基于 out-of-core 的并行模拟器同步算法 | 第44-51页 |
| ·自适应内存管理机制 | 第45-46页 |
| ·与out-of-core 策略结合 | 第46-51页 |
| ·性能分析及测试 | 第51-53页 |
| ·性能分析 | 第51页 |
| ·测试结果 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 结束语 | 第54-56页 |
| ·研究工作总结 | 第54页 |
| ·进一步工作展望 | 第54-56页 |
| 致谢 | 第56-58页 |
| 参考文献 | 第58-61页 |
| 作者在学期间取得的学术成果 | 第61页 |
