全定制VLSI芯片的时序验证研究

摘要	第1-6页
Abstract	第6-9页
第一章 绪论	第9-15页
·选题目的、背景和意义	第9-11页
·本课题的国内外发展现状	第11-12页
·论文工作和章节安排	第12-15页
第二章 静态时序分析方法原理	第15-27页
·静态时序分析的概念和基本原理	第15-18页
·静态时序分析的概念	第15-17页
·静态时序分析的原理	第17-18页
·静态时序分析的特点和常用方法	第18-23页
·静态时序分析的特点	第18-19页
·静态时序分析的常用方法	第19-23页
·静态时序分析中时序库的建立	第23-27页
第三章 芯片的时序分析方案	第27-35页
·嵌入式双核通信芯片的STA方法概述	第27-28页
·复杂模块的时序验证	第28-34页
·模块中单元延时模型库的建立	第28-29页
·整个模块的时序分析方法	第29-31页
·模块中单元间互连参数的提取	第31-33页
·模块Verilog网表的获取	第33页
·应用Primetime进行时序分析	第33-34页
·全处理器的时序分析流程	第34-35页
第四章 单元延时模型库的建立	第35-69页
·处理器时序分析应用的查找表模型	第35-36页
·处理器中时序信息的获取	第36-39页
·获取时序信息所需的测量模板的制作	第39-51页
·组合逻辑单元的测量模板	第39-44页
·时序电路单元的测量模板	第44-49页
·动态单元的测量模板	第49-51页
·宏单元的测量模板	第51-52页
·建立单元时序模型	第52-60页
·单元时序模型库的描述形式	第60-61页
·建立单元时序库的工具	第61-69页
·工具接口文件	第62-63页
·建库工具LibraryMaker的编写	第63-69页
第五章 时序验证实例分析	第69-73页
第六章 结束语	第73-75页
致谢	第75-77页
参考文献	第77-79页
研究成果	第79-80页