YHFT-DX高性能DSP指令流水线设计与优化
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| ·DSP芯片概述 | 第11-14页 |
| ·DSP处理器的特点及现状 | 第11-12页 |
| ·当前主流DSP处理器的内核介绍 | 第12-14页 |
| ·高性能DSP的发展趋势 | 第14页 |
| ·先进的DSP流水线设计技术 | 第14-15页 |
| ·指令压缩技术 | 第14-15页 |
| ·指令预取技术 | 第15页 |
| ·课题主要研究的内容，目的及意义 | 第15-16页 |
| ·本文所做的工作 | 第16页 |
| ·论文的组织结构 | 第16-17页 |
| 第二章 YHFT-DX处理器结构与指令流水线分析 | 第17-29页 |
| ·YHFT-DX的总体结构 | 第17-20页 |
| ·YHFT-DX内核结构 | 第17-19页 |
| ·YHFT-DX的中断系统 | 第19-20页 |
| ·YHFT-DX指令集结构特点 | 第20-23页 |
| ·指令集动静态界面划分 | 第21-23页 |
| ·影响YHFT-DX指令流水线性能的关键因素 | 第23-28页 |
| ·指令并行度对流水线的影响及分析 | 第23-24页 |
| ·代码密度对CPU性能的影响及分析 | 第24-26页 |
| ·存储体阻塞对流水线性能的影响 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 取指和派发部件的设计 | 第29-47页 |
| ·L1 取指和派发部件的概要分析 | 第29-31页 |
| ·跨边界派发设计与实现 | 第31-36页 |
| ·跨边界派发硬件实现 | 第31-35页 |
| ·跨边界派发技术性能分析 | 第35-36页 |
| ·旁路分支设计与实现 | 第36-41页 |
| ·跨边界执行包丢失问题分析 | 第37-38页 |
| ·作废取指方案分析 | 第38-39页 |
| ·旁路分支设计实现 | 第39-41页 |
| ·指令预取设计实现 | 第41-44页 |
| ·YHFT-DX指令预取的硬件设计 | 第41-43页 |
| ·指令预取技术性能分析 | 第43-44页 |
| ·分支延时槽的改进 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 变长指令集技术 | 第47-60页 |
| ·指令压缩技术研究现状 | 第47-48页 |
| ·指令压缩技术分析与实现 | 第48-52页 |
| ·YHFT-DX指令系统分析 | 第48-51页 |
| ·半字指令系统指令集实现 | 第51-52页 |
| ·变长指令集硬件实现 | 第52-58页 |
| ·YHFT-DX现有指控部件的结构 | 第52-54页 |
| ·YHFT-DX变长指令集硬件实现 | 第54-58页 |
| ·YHFT-DX变长指令集性能分析 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 YHFT-DX芯片验证技术 | 第60-72页 |
| ·YHFT-DX验证系统 | 第60-64页 |
| ·YHFT-DX验证系统的结构 | 第60-62页 |
| ·基于断言的YHFT-DX验证系统 | 第62-64页 |
| ·YHFT-DX的FPGA验证系统设计 | 第64-71页 |
| ·YHFT-DX通信协议设计 | 第65-68页 |
| ·YHFT-DX的FPGA设计总结 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 总结及工作展望 | 第72-74页 |
| ·论文总结 | 第72-73页 |
| ·工作展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
