基于FPGA的高性能增量式编码器解码系统的设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-16页 |
| 1.1 课题背景和意义 | 第11-12页 |
| 1.2 位置测量国内外研究现状 | 第12-13页 |
| 1.3 FPGA在伺服系统中的应用 | 第13-14页 |
| 1.4 论文研究的目的和内容 | 第14-16页 |
| 1.4.1 本文研究的目的 | 第14-15页 |
| 1.4.2 论文的主要内容 | 第15-16页 |
| 第2章 光电编码器的原理和发展 | 第16-25页 |
| 2.1 光电编码器的原理 | 第16-19页 |
| 2.1.1 莫尔条纹效应 | 第16-17页 |
| 2.1.2 光电编码器的原理 | 第17-19页 |
| 2.2 光电编码器的分类 | 第19-21页 |
| 2.3 光电编码器的发展 | 第21-24页 |
| 2.3.1 光电编码器的发展过程和现状 | 第21-23页 |
| 2.3.2 光电编码器的发展趋势 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 光电编码器细分的方法 | 第25-35页 |
| 3.1 光学细分 | 第25页 |
| 3.2 机械细分 | 第25页 |
| 3.3 电子学细分方法 | 第25-34页 |
| 3.3.1 四倍频细分法 | 第26-27页 |
| 3.3.2 移相电阻链细分法 | 第27-28页 |
| 3.3.3 锁相倍频细分方法 | 第28-29页 |
| 3.3.4 载波调制法 | 第29页 |
| 3.3.5 幅度分割细分法 | 第29-30页 |
| 3.3.6 反正切计算法 | 第30-32页 |
| 3.3.7 各种细分方法的比较和选择 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 系统硬件电路的设计 | 第35-50页 |
| 4.1 电源模块 | 第35-36页 |
| 4.1.1 FPGA供电模块 | 第35-36页 |
| 4.1.2 运算放大器供电模块 | 第36页 |
| 4.2 差分放大电路 | 第36-37页 |
| 4.3 滤波电路 | 第37-38页 |
| 4.4 整形电路 | 第38页 |
| 4.5 AD转换模块 | 第38-40页 |
| 4.6 DSP和FPGA传输接口设计 | 第40-42页 |
| 4.7 FPGA模块设计 | 第42-49页 |
| 4.7.1 FPGA结构和设计流程 | 第42-44页 |
| 4.7.2 FPGA芯片简介 | 第44-45页 |
| 4.7.3 FPGA下载配置设计 | 第45-47页 |
| 4.7.4 QUARTUS Ⅱ 9.1简介 | 第47-49页 |
| 4.8 本章小结 | 第49-50页 |
| 第5章 CORDIC硬件解码算法的设计 | 第50-62页 |
| 5.1 CORDIC算法简介 | 第50页 |
| 5.2 CORDIC算法原理 | 第50-56页 |
| 5.2.1 CORDIC算法的旋转模式 | 第52-53页 |
| 5.2.2 CORDIC算法的向量模式 | 第53页 |
| 5.2.3 CORDIC算法的统一形式 | 第53-56页 |
| 5.3 CORDIC算法的实现形式 | 第56-58页 |
| 5.3.1 CORDIC算法的循环结构 | 第56-57页 |
| 5.3.2 CORDIC算法的流水线形式 | 第57-58页 |
| 5.4 CORDIC算法的改进 | 第58-61页 |
| 5.4.1 CORDIC算法的局限性 | 第58页 |
| 5.4.2 CORDIC算法的改进方法 | 第58-61页 |
| 5.5 本章小结 | 第61-62页 |
| 第6章 系统软件设计及其仿真结果 | 第62-71页 |
| 6.1 中断程序 | 第62-64页 |
| 6.1.1 AD采样中断程序 | 第62-63页 |
| 6.1.2 串口通信中断程序 | 第63-64页 |
| 6.2 VHDL硬件描述语言简介 | 第64页 |
| 6.3 CORDIC解码算法的FPGA实现 | 第64-68页 |
| 6.4 实验结果分析 | 第68-70页 |
| 6.5 本章小结 | 第70-71页 |
| 总结 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 附录A 攻读硕士学位期间发表的论文 | 第76-77页 |
| 附录B CORDIC算法的VHDL实现代码 | 第77-80页 |
| 致谢 | 第80页 |
